文献

J-GLOBAL ID：201702228790921759   整理番号：17A1569521

脳連結性の複雑なネットワーク測定のためのアーキテクチャ【Powered by NICT】

Architecture for complex network measures of brain connectivity

著者 (4件)： Pal Chandrajit (Electronics and Computer Science, University of Southampton, Hampshire, S017 IBJ, UK) ,  Biswas Dwaipayan (IMEC, Heverlee, Belgium) ,  Maharatna Koushik (Electronics and Computer Science, University of Southampton, Hampshire, S017 IBJ, UK) ,  Chakrabarti Amlan (A.K Choudhury School of information Technology, University of Calcutta, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 認知および運動障害は社会経済的懸念を増大している作用の第一選択であるが,薬物療法は認知および運動機能の回復には必ずしも有効でない。研究は,異なる脳領域間の情報交換を意味し,脳の機能的接続性は認知および運動タスクの効率的実施と相関していることを示した。自動疾患予後と制御のための実時間における連結性パラメータを解析するために,センシングデバイス内で統合できる必要である最適化された加速器/ハードウェア設計。ここでは,ヒト脳ネットワークの臨床的に有意な機能的連結性尺度(位相遅れ指標)のためのグラフ理論的パラメータ(同時に計算)の最適化されたハードウェアアーキテクチャを設計し,実装した。著者らの知識の及ぶ限りでは,これは実時間高速操作のための25MHzで合成したSTMicroelectronics130nm技術ライブラリを用いて10nWの動的電力消費を持つ,可能にされた脳連結性測度の複雑なネットワークトポロジーパラメータの実装に関する最初の研究である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *計算機アーキテクチャ ,  測度 ,  加速器 ,  運動障害 ,  ハードウェア設計 ,  *連結性 ,  検出器 ,  ヒト ,  情報交換 ,  電力消費 ,  最適化 ,  薬物療法 ,  *ネットワーク
準シソーラス用語： 実時間 ,  *ネットワーク測定 , 【Automatic Indexing@JST】

分類 (5件)： 図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T) ,  システム設計・解析  (IA02030D) ,  専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： 脳 ,  連結性 ,  ネットワーク測定 ,  アーキテクチャ