文献
J-GLOBAL ID:201702229017363761   整理番号:17A1273553

IEEE802.11n/ac/ax LDPC(低密度パリティ検査)符号のためのマルチギガビット完全パイプライン階層化復号器【Powered by NICT】

A Multi-Gbps Fully Pipelined Layered Decoder for IEEE 802.11n/ac/ax LDPC Codes
著者 (3件):
資料名:
巻: 2017  号: ISVLSI  ページ: 194-199  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
IEEEの802.11n/ac/ax LDPC符号のための完全パイプライン化層状復号器アーキテクチャ,アイドルサイクルの自由を提示した。このような符号のためのいくつかの復号器アーキテクチャは,マルチGbps範囲でスループットを特徴とする文献に出現した。提案したアーキテクチャをIEEEの802.11n/ac/ax LDPC符号のための報告された最高のスループットを上回った。これは1)アルゴリズム,層状LDPC復号スケジュールを実装することにより,2)構造的に達成され,IEEE802.11n/ac LDPC符号のための登録ベースメモリを最適化し,アイドルサイクルのないパイプライン単一符号語データパス復号器を実行することである。登録ベースメモリは読出しに全帯域幅アクセスを提供し,1クロックサイクルにおける層のすべてのメッセージを書いた。データパスにおける単一符号語処理は,より大きなフットプリントを犠牲にしてスループットを向上させるために複数の符号語処理する他のアーキテクチャに比べてメモリオーバヘッドを有意に減少させた。提案したアーキテクチャをIEEEの802.11n/ac,速度1/2LDPC符号のための40nm CMOSプロセスで合成した。復号器は0.38mm2の面積を占め,780MHzの周波数で動作し,4.2Gbpsのスループットを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
符号理論 

前のページに戻る