文献

J-GLOBAL ID：201702229212009033   整理番号：17A0943116

61GHzおよび122GHzレーダ応用のためのSiGe BiCMOSにおける30.5GHz完全集積化周波数シンセサイザ【Powered by NICT】

A 30.5 GHz fully integrated frequency synthesizer in SiGe BiCMOS for 61 GHz and 122 GHz radar applications

著者 (5件)： Kucharski Maciej (IHP, Im Technologiepark 25, 15236 Frankfurt (Oder), Germany) ,  Ergintav Arzu (IHP, Im Technologiepark 25, 15236 Frankfurt (Oder), Germany) ,  Herzel Frank (IHP, Im Technologiepark 25, 15236 Frankfurt (Oder), Germany) ,  Kissinger Dietmar (IHP, Im Technologiepark 25, 15236 Frankfurt (Oder), Germany) ,  Ng Herman Jalli (IHP, Im Technologiepark 25, 15236 Frankfurt (Oder), Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICMIM  ページ： 57-60  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,130nm BiCMOS技術で製作した完全集積化ミリ波位相同期ループ(PLL)周波数シンセサイザを提案した。は29.4~33.0GHz自己バッファリングされた電圧制御発振器(VCO)可変同調を含み,これは11.5%の同調範囲に対応している。VCOは構成可能低VCO利得による位相雑音低減のためのプログラム可能な二値重み付きバラクタバンクを含んでいた。プログラマブル4ビットチャージポンプ(CP)は,VCO利得変動を補償するために設計した。高速スイッチングを提供し,UPとDN電流間の低不整合を示した。PLLの測定位相雑音は150kHzで 85dBc/Hzと 100dBc/Hzとキャリアから1MHzのオフセットであった。回路は3.3V電源から60mAを引き出した。を示したチップFMCWレーダ用として効果的に使用できることを実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 位相雑音 ,  利得 ,  *BiCMOS ,  スイッチング ,  VCO【発振器】 ,  オフセット ,  位相 ,  EHF波 ,  雑音低減 ,  位相同期ループ ,  不整合 ,  *周波数シンセサイザ
準シソーラス用語： 同調範囲 ,  可変同調 ,  *SiGe BiCMOS , 【Automatic Indexing@JST】

分類 (2件)： 発振回路  (NC05020Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： レーダ応用 ,  SiGe ,  BiCMOS ,  集積化 ,  周波数シンセサイザ