文献

J-GLOBAL ID：201702229290985056   整理番号：17A0457838

チップシミュレータ上のネットワーク化:設計,実装,メッシュ,トーラスとRiCoBiTトポロジーの比較【Powered by NICT】

Network on chip simulator: Design, implementation and comparison of Mesh, Torus and RiCoBiT topologies

著者 (5件)： Baby Nikhil (Department of Computer Science and Engineering, Muthoot Institute of Technology and Science, Kochi, India) ,  Mathew Sangeetha (Department of Computer Science and Engineering, Muthoot Institute of Technology and Science, Kochi, India) ,  Abraham Sarah (Department of Computer Science and Engineering, Muthoot Institute of Technology and Science, Kochi, India) ,  Ravindranath Sampoorna (Department of Computer Science and Engineering, Muthoot Institute of Technology and Science, Kochi, India) ,  Sanju V. (Department of Computer Science and Engineering, Muthoot Institute of Technology and Science, Kochi, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： NGCT  ページ： 46-50  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 単一チップ上にtransistersの十億の導入は,一般的なシステムオンチップ(SoC)アーキテクチャの複雑さの増加をもたらした。SoCのバスベースアーキテクチャが制限されて,主にスケーラビリティ問題に起因した。問題に対する解は,埋め込まれた交換網の使用,ネットワークオンチップ(NoC)と呼ばれている。NoCは,故障に耐え,通信ボトルネックを扱うために支援する固有の冗長性を持っている。本論文では,異なるネットワークオンチップ(NOC)に基づくトポロジーの設計と実装について述べた。ここで考慮したトポロジーは2Dメッシュ,トーラスおよびRiCoBiTである。三トポロジーの性能パラメータを比較し,それは,ネットワーク設計者が高性能システムを設計するのに役立つであろう。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 通信 ,  冗長性 ,  *位相幾何学 ,  交換網 ,  計算機アーキテクチャ ,  複雑性 ,  *トーラス
準シソーラス用語： ネットワーク設計 ,  ネットワークオンチップ ,  システムオンチップ ,  *ネットワーク化 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： シミュレータ ,  設計 ,  実装 ,  メッシュ ,  トーラス ,  トポロジー