文献

J-GLOBAL ID：201702229503076071   整理番号：17A1945824

ブロック処理によるRLSアルゴリズムの並列実装

著者 (2件)： 花沢和紀 (金沢大 大学院自然科学研究科) ,  平野晃宏 (金沢大 大学院自然科学研究科)
資料名： 信号処理シンポジウム講演論文集(CD-ROM)  (信号処理シンポジウム(CD-ROM))
巻： 32nd  ページ： ROMBUNNO.A6-3  発行年： 2017年 
JST資料番号： F1687A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： RLSアルゴリズムを並列処理によって高速化する手法を提案する。提案法は入力信号をブロックにまとめることでRLSの更新式をブロック処理に拡張する。拡張された更新式にはブロックサイズに応じた規模の行列演算が現れるため並列処理による高速化が期待できる。行列演算の実装にはOpenBLASライブラリを利用する。提案法は従来法と比較して最大30倍高速化される。サンプリング周波数8kHz,core i5-4590Sの環境において2500タップまで実時間処理が可能になる。(著者抄録)

シソーラス用語： *最小二乗法 ,  実装 ,  *並列処理 ,  *高速化 ,  ブロック ,  演算 ,  行列 ,  *適応フィルタ
準シソーラス用語： *RLSアルゴリズム ,  行列演算 ,  並列実装

分類 (3件)： 数値計算  (JE02000J) ,  ディジタルフィルタ  (NC04022Z) ,  信号理論  (ND02020G)

タイトルに関連する用語 (2件)： RLSアルゴリズム ,  並列実装