抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
リフティング変換に基づく新しい効率的なinplace,マルチスレッド,cachefriendly並列二次元ウェーブレット変換アルゴリズムを紹介した。キャッシュ利用を最大化し,結果としてメモリバス帯域幅使用を最小化するために,スレッドがキャッシュに発見の機会を最大化する小さなメモリ領域で動作するように競合し,その同期は,ロックを使用せずに,非常に低いオーバヘッドで行い,基本的な比較とスワップ(CAS)原子原始のみに依存している。(単一命令多重データ-SIMD(単一命令多重データ)ベクトルを使用せずに,C言語で実行命令は単一の(連続)及び多層(平行)ねじ単一ループDWT実装,ならびに比較のための線形(列)とstrided(カラム)メモリアクセスパターンを用いた直列および並列素朴な実装を提供した。結果は,単一スレッド最適化実装に比べて有意な改善と単一とマルチスレッドナイーブ実装の両方ではるかに大きな改善を示し,プロセッサコアと利用可能なメモリバス帯域幅の数に依存して最小実行時間に達し,すなわち,メモリアクセスの最小数を用いたメモリ結合になる。単純さとリフティングステップの高速,メモリバス運行(読み書き)の数に基づく解析は,すべての線形メモリアクセスアルゴリズムの実行時間の下限を確立し,また最大速度を決定する共有キャッシュサイズは,現在,独立リフティングステップの並列実行に基づく並列スキームを実装に関連した期待される獲得の2倍より大きいことを画像に対して行われた。も示した並列アルゴリズムの最適性を示した。最後に,現在利用可能な実装との比較は,提案したアルゴリズムによって達成される進歩を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】