文献

J-GLOBAL ID：201702230160952575   整理番号：17A1359921

22nm FDSOI技術における低変動SRAM bitcells【Powered by NICT】

Low-variation SRAM bitcells in 22nm FDSOI technology

著者 (14件)： Joshi V. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Ramamurthy H. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Balasubramanian S. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Seo S. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Yoon H. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Zou X. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Chan N. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Yun J. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Klick T. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Smith E. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Schmid J. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  vanBentum R. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Faul J. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA) ,  Weintraub C. (GLOBALFOUNDRIES, 2600 Great America Way, Santa Clara, CA 95054, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Technology  ページ： T222-T223  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低コスト平面構造で構築された競争的1.46mVμm FinFETのようなトランジスタ不整合係数(AVt)22fdx~TM(22nm FDSOI技術)から提供するSRAMビットセルを提示した。極端に低い最小動作電圧(V_min)は援助なしで高密度(HD)0.110μm~2と高電流(HC)0.124μm~2ビットセルの両方で報告されている,64mb HDと128mb HCアレイのための0.6V,0.5Vの95%限られた収率(LY)Vmin値を示した。FDSOIアーキテクチャにより,HD0.110μm~2ビットセルのビット線容量(Cbl)は14nm FinFET Hd0.064μm~2ビットセルに類似しており,28nm高k金属ゲート(HKMG)に比べて30%以上低いHD0.127μm~2ビットセル。最後に,バックゲートバイアスを用いたSRAM性能と安定性を調整HD待機漏れ5pA/cellとポート(TP)0.185μm~2のを実証するために,64Mb0.44Vの95%LY V_min支援Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 平面構造 ,  不整合 ,  計算機アーキテクチャ ,  ポート ,  *SRAM ,  トランジスタ ,  電流
準シソーラス用語： メタルゲート ,  ビット線 ,  高密度 ,  動作電圧 ,  FinFET ,  *FDSOI , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： FDSOI ,  SRAM