文献

J-GLOBAL ID：201702230453134976   整理番号：17A1276491

充足可能性モジュロ理論を用いたアナログレイアウト配置再標的化【Powered by NICT】

Analog layout placement retargeting using Satisfiability Modulo Theories

著者 (3件)： Mohamed Aya (Mentor Graphics, Egypt, Cairo 11361, Egypt) ,  Dessouky Mohamed (Mentor Graphics, Egypt, Cairo 11361, Egypt) ,  Saif Sherif M. (Computer and Systems Department, Electronics Research Institute, Egypt)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SMACD  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,自動アナログレイアウトプロセス再標的化,現在の設計フローに適合するための効率的な方法を提示した。二つの概念に依存している:第一に,素子配置制約抽出による源レイアウト発見的方法とマッチングの再利用。は目標プロセスの鋳造パラメータ細胞(PCells)を用いた自動レイアウト再構成,現在の設計フローを可能にする。第二に,アナログレイアウトに制約を充足可能性モジュロ理論(SMT)に基づく自動配置プログラム。源レイアウトトポロジーを保存することに加えて,これはデバイス寸法の大きな変化の場合に複数のレイアウトオプションを発生させるおよび/または標的プロセスにおける新しいアスペクト比を必要とする可能にした。Miller OTAと2段階コンパレータの二つのテストケースを提案したフローを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 発見的方法 ,  再構成 ,  マッチング ,  アスペクト比 ,  *ターゲティング ,  再利用 ,  コンパレータ ,  鋳造
準シソーラス用語： テストケース ,  設計フロー , 【Automatic Indexing@JST】

分類 (3件)： 計算機システム開発  (JD02010R) ,  集積回路一般  (NC03161C) ,  論理代数  (JB03000H)

タイトルに関連する用語 (3件)： 充足可能性 ,  理論 ,  標的化