文献

J-GLOBAL ID：201702230628264398   整理番号：17A1273415

トレンチ/平面ゲート構造を用いた低逆方向転送容量を持つ高速パワーMOSFET【Powered by NICT】

High-speed power MOSFET with low reverse transfer capacitance using a trench/planar gate architecture

著者 (5件)： Wei Jin (Department of Electronic and Computer Engineering, The Hong Kong University of Science and Technology, Hong Kong) ,  Wang Yuru (Department of Electronic and Computer Engineering, The Hong Kong University of Science and Technology, Hong Kong) ,  Zhang Meng (Department of Industrial and Systems Engineering, The Hong Kong Polytechnic University, Hong Kong) ,  Jiang Huaping (Dynex Semiconductor Ltd, Lincoln, UK) ,  Chen Kevin J. (Department of Electronic and Computer Engineering, The Hong Kong University of Science and Technology, Hong Kong)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISPSD  ページ： 331-334  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トレンチ/平面MOSFET(TP MOS)は高速スイッチング素子として本研究で提案した。装置を数値シミュレーションにより研究した包括的であり,従来のMOSFET(C MOS)とスプリットゲートMOSFET(SG MOS)と比較した。CMOSと比較して,JFET領域より上のMOS構造の除去はSG MOSとTP MOSにおける逆伝達キャパシタンス(C_rss)の劇的な減少をもたらした。TP MOSにおけるトップp-ベースはJFET領域における空乏,C_rssをさらに低減する役を果たしと電場を軽減する密集を促進。TP MOSにおける付加的なトレンチチャンネルは全チャネル抵抗,MOS構造下での電子蓄積層の欠如により引き起こされるJFET抵抗の増加を補償することを低下させた。,TP MOSが最良のR_ON C_rssトレードオフを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電場 ,  スイッチング素子 ,  接合形FET ,  チャネル ,  MOS構造 ,  *高速度 ,  蓄積層 ,  静電容量 ,  CMOS
準シソーラス用語： スプリットゲート ,  数値シミュレーション ,  *パワーMOSFET ,  *トレンチ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： トレンチ ,  ゲート ,  逆方向 ,  転送 ,  パワーMOSFET