文献

J-GLOBAL ID：201702230749055939   整理番号：17A1427332

条件付き独立グラフによる深部ニューラルネットワークのためのノードレベル並列化【Powered by NICT】

Node-level parallelization for deep neural networks with conditional independent graph

著者 (4件)： Zhou Fugen (Beihang University, XueYuan Road No. 37, HaiDian District, Beijing, China) ,  Wu Fuxiang (Beihang University, XueYuan Road No. 37, HaiDian District, Beijing, China) ,  Zhang Zhengchen (Institute for Infocomm Research (I2R), Agency for Science, Technology and Research, Singapore) ,  Dong Minghui (Institute for Infocomm Research (I2R), Agency for Science, Technology and Research, Singapore)
資料名： Neurocomputing  (Neurocomputing)
巻： 267  ページ： 261-270  発行年： 2017年 
JST資料番号： W0360A  ISSN： 0925-2312  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： ディープニューラルネットワークは,合理的な範囲に実行時間を制約するための高性能コンピューティングと高度に効果的な実施が必要である。並列性のレベルを改善するための前方及び後方伝搬の新しいノードレベル並列化,条件付き独立並列化,を提案した。伝搬はO(N)時間で構築された条件付き独立グラフ(CIG),ノードの条件付き独立集合を利用した。CIGの各セットは,連続的に受診したが,集合中のノードを同時に計算した。に加えて,CIGの特性を解析し,CIGと伝搬の正当性を証明し,並列化の理論的スピードアップ比を研究した。さらに,この類似性は,収束,条件付き独立グラフを必要とするのみに影響することなく,ニューラルネットワークの任意の構造に適用することができる。バッチレベルとデータレベル並列性を持つ他のフレームワークに統合された並列性のレベルを改善することができる。現代GPUは並列カーネルを支持するので,並列化はまた,GPUに直接実装できる。実験における並列化を検証するために,並列化によるオートエンコーダ,依存性パーザと画像認識を実装し,32GBメモリを持つ4コアCPU I74790Kにそれらを試験した。結果は,オートエンコーダのための3.965倍の最大スピードアップを達成し,構文解析のための3.106×と認識器のための2.966×のできることを示した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 高速化 ,  画像認識 ,  類似性 ,  記憶装置 ,  *ニューラルネットワーク ,  構文分析
準シソーラス用語： パーザ ,  高性能コンピューティング ,  実行時間 ,  *ディープニューラルネットワーク , 【Automatic Indexing@JST】

著者キーワード (5件)： ノードレベル並列化 ,  深神経回路網 ,  条件付き独立グラフ ,  OpenMP ,  同時カーネル

分類 (1件)： ニューロコンピュータ  (JC06010Q)

タイトルに関連する用語 (4件)： グラフ ,  深部ニューラルネットワーク ,  ノード ,  並列化