文献

J-GLOBAL ID：201702230890748692   整理番号：17A0943240

決定論的パターン生成アルゴリズムに基づくブロードキャストスキャン圧縮【Powered by NICT】

Broadcast scan compression based on deterministic pattern generation algorithm

著者 (4件)： Hyeonchan Lim (Departments of Electrical & Electronic Engineering Yonsei University, Seoul, Korea) ,  Sungyoul Seo (Departments of Electrical & Electronic Engineering Yonsei University, Seoul, Korea) ,  Soyeon Kang (Departments of Electrical & Electronic Engineering Yonsei University, Seoul, Korea) ,  Sungho Kang (Departments of Electrical & Electronic Engineering Yonsei University, Seoul, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISQED  ページ： 449-453  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 単一集積回路(IC)実現可能にトランジスタを統合する技術の進歩として,テストデータ量はシステムのチップ試験(SoC)の主要な要因の一つとなっている。試験データの大容量はテスト適用時間をもたらし,高いメモリによるもっと高価な自動試験装置(ATE)を必要とする。本論文では,試験データ量を低減するための決定論的パターン生成アルゴリズムに基づくブロードキャストスキャン圧縮を示した。提案した方法は,線形フィードバックシフトレジスタ(LFSR)を用いたブロードキャストスキャン圧縮とパターン生成の両方の進歩を利用することにより,試験データ量の圧縮比を改善する。試験データ量は数LFSRから多重スキャン鎖を供給することによりとLFSRを用いたデータを圧縮することによって減少させることができる。ISCAS’89ベンチマーク回路を,提案した方法を検証し,実験結果は,圧縮比は10までであることを×意味はテスト適用時間も非常に減少することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 集積回路 ,  *アルゴリズム ,  圧縮比 ,  トランジスタ ,  記憶装置 ,  多重化 ,  自動試験 ,  *走査
準シソーラス用語： ベンチマーク回路 ,  LFSR ,  大容量 ,  システムオンチップ ,  試験データ ,  *パターン生成 ,  *決定論 , 【Automatic Indexing@JST】

分類 (3件)： 符号理論  (ND02030R) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (4件)： パターン生成 ,  アルゴリズム ,  ブロードキャスト ,  スキャン