文献

J-GLOBAL ID：201702231021507022   整理番号：17A1570004

多VT SOFFETをベースにしたしきい以下回路のためのノード熱分析【Powered by NICT】

Nodal thermal analysis for multi-VT SOFFET based subthreshold circuits

著者 (3件)： Ashenafi Emeshaw (Computer Science and Electrical Engineering, University of Missouri Kansas-City, Kansas City, MO 64110, USA) ,  Es-Sakhi Azzedin (Computer Science and Electrical Engineering, University of Missouri Kansas-City, Kansas City, MO 64110, USA) ,  Chowdhury Masud H. (Computer Science and Electrical Engineering, University of Missouri Kansas-City, Kansas City, MO 64110, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 局所加熱はチップ広い熱スパイクより速く起こる。これは高密度ICにおける性能と信頼性問題を引き起こす可能性がある。型熱効果を,サブしきい値回路設計において重要である。熱効果を緩和するために,新しい多重Vtトランジスタを利用した新しいノード熱管理方式を採用している。多くの回路は多重Vtトランジスタを用いた漏れ電力と熱影響を最小化するために実装した遅延を最適化した。本論文では,強誘電性絶縁体FET(SOFFET)ベースの回路に著者らが最近提案したシリコンを用いた多重Vt回路設計を提示した。SOFFETは種々の超低電力(ULP)応用のための大きな可能性を示した。添加では,高速多重Vt設計,強いしきい値電圧制御,低い電源電圧,サブ60mV/decade,より高い電流駆動,及び良好な短チャネル特性を提供する。バックゲートによるしきい値電圧を制御するための柔軟性はノード熱制御と次世代高速・低電力IC設計のための二重ゲートSOFFETsで大きな関心を集めてきた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 強誘電性 ,  *回路設計 ,  高速度 ,  熱管理 ,  信頼性 ,  ケイ素 ,  多重化 ,  最適化 ,  熱影響 ,  トランジスタ
準シソーラス用語： 低電力化 ,  バックゲート ,  閾値電圧 ,  漏れ電力 ,  サブ閾値 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： VT ,  ノード ,  熱分析