文献

J-GLOBAL ID：201702231415014121   整理番号：17A1266946

ハイブリッド段量子化を用いた73dB SNDR20MS/s,1.28mW,SAR TDC【Powered by NICT】

A 73dB SNDR 20MS/s 1.28mW SAR-TDC using hybrid two-step quantization

著者 (5件)： Muhlestein Jason (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR 97331) ,  Leuenberger Spencer (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR 97331) ,  Sun Hyuk (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR 97331) ,  Xu Yang (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR 97331) ,  Moon Un-Ku (School of Electrical Engineering and Computer Science, Oregon State University, Corvallis, OR 97331)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CICC  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,電力消費を低減し,また高分解能応用のためのスケーリング免疫を向上させることができる2段電圧及び時間量子化法に基づくNyquistレートA DCを述べた。ハイブリッド2段アプローチは電圧領域における粗量子化のための逐次近似レジスタ(SAR)ADC,及び時間領域における微細な量子化のための時間-ディジタル変換器(TDC)を用いた。剰余増幅器は低利得と小さい出力スイング要求による深いサブミクロンCMOSに適した,単段構造の使用を可能にした。20MS/sプロトタイプを180nm CMOSで設計し,実装した。測定結果は,73dBのSNDRを実証した。1.6Vの基準電圧と1.0VのTDC電源で動作して,全電力は1.28mWであった。これは17.4fJ/変換ステップのWalden性能指数(FOM_w)が得られた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CMOS ,  電圧 ,  電力 ,  *量子化 ,  プロトタイプ ,  逐次近似 ,  性能指数 ,  増幅器 ,  電力消費 ,  レジスタ ,  利得 ,  高分解能
準シソーラス用語： 基準電圧 ,  *SNDR ,  時間ディジタル変換器 , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 量子化 ,  SAR ,  TDC