文献

J-GLOBAL ID：201702231568501744   整理番号：17A1676985

軽量クラスの是正による誤り除去レジスタの設計【JST・京大機械翻訳】

Error cancellation flip-flop design with lightweight in-situ error correction

著者 (4件)： Hao Ziyi (浙江大学 電气工程学院,浙江 杭州,310027) ,  Xiang Xiaoyan (復旦大学 微電子学院,上海,201203) ,  Chen Chen (復旦大学 微電子学院,上海,201203) ,  Meng Jianyi (復旦大学 微電子学院,上海,201203)
資料名： Zhejiang Daxue Xuebao. Gongxue Ban  (Zhejiang Daxue Xuebao. Gongxue Ban)
巻： 51  号： 3  ページ： 605-611,636  発行年： 2017年 
JST資料番号： W1536A  ISSN： 1008-973X  CODEN： ZDXGFS  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： タイミングエラーのリアルタイム検出と修正技術におけるエラーコストと誤り訂正性能の問題を解決するために,本論文は,軽量のフィールドエラー訂正技術に基づくエラー除去レジスタを提案した。誤り除去レジスタは,自動的に内部の仮想ノードをエラー検出ポイントとして採用し,追加のコストなしでリアルタイムのリアルタイム検出を実現することができる。観測された高低レベルの情報に基づき、直接にレジスタ内部でエラー修正を行い、4つの追加トランジスタのコストを増加させることで、即時の現場エラーを完成させる。誤り除去レジスタは複雑な外置反転検出回路を用いて誤り検出を行わず,また余分なメモリユニットを用いて誤り訂正に使用されていないため,導入されたオーバーヘッドとオーバーヘッドは極めて低い。誤り除去レジスタの時間的フォールトトレランス能力と回路効率の向上能力を評価するために、コアの国際40nmプロセスにおいて、このレジスタを商用埋め込みプロセッサCK802に集積し、実験を行った。実験結果により,誤り除去レジスタは,フォールトトレランスのコストと性能損失を大幅に低減し,既存の技術と比べて,同じ電圧で10.9%の性能向上を示し,同じ性能で17.7%の電力消費を持つことを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  トランジスタ ,  電力消費 ,  *レジスタ ,  誤り訂正 ,  フォールトトレランス ,  演算プロセッサ ,  誤り検出 ,  電圧
準シソーラス用語： 検出回路 ,  実時間 ,  タイミングエラー ,  軽量 , 【Automatic Indexing@JST】

著者キーワード (6件)： circuit stability ,  error detection and correction ,  lightweight ,  virtual rails ,  in-situ error correction ,  error-tolerance

分類 (5件)： 集積回路一般  (NC03161C) ,  図形・画像処理一般  (JE04010I) ,  感染症・寄生虫症の治療  (GD01030D) ,  建築設計,建築家,建築史  (RB04000W) ,  その他の計算機利用技術  (JE14000C)

タイトルに関連する用語 (6件)： 軽量 ,  クラス ,  是正 ,  誤り ,  レジスタ ,  設計