文献

J-GLOBAL ID：201702231762117202   整理番号：17A0214290

CMOSソース/ドレインにおけるヘテロ構造高アクセス抵抗問題への寄与因子または軽減【Powered by NICT】

Heterostructure at CMOS source/drain: Contributor or alleviator to the high access resistance problem?

著者 (24件)： Yu Hao (imec, Leuven, Belgium) ,  Schaekers M. (imec, Leuven, Belgium) ,  Rosseel E. (imec, Leuven, Belgium) ,  Everaert J.-L. (imec, Leuven, Belgium) ,  Eyben P. (imec, Leuven, Belgium) ,  Chiarella T. (imec, Leuven, Belgium) ,  Merckling C. (imec, Leuven, Belgium) ,  Agarwal T. K. (imec, Leuven, Belgium) ,  Pourtois G. ,  Hikavyy A. (imec, Leuven, Belgium) ,  Kubicek S. (imec, Leuven, Belgium) ,  Witters L. (imec, Leuven, Belgium) ,  Sibaja-Hernandez A. (imec, Leuven, Belgium) ,  Mitard J. (imec, Leuven, Belgium) ,  Waldron N. (imec, Leuven, Belgium) ,  Chew S. A. ,  Demuynck S. (imec, Leuven, Belgium) ,  Horiguchi N. (imec, Leuven, Belgium) ,  Barla K. (imec, Leuven, Belgium) ,  Thean A. V.-Y. (imec, Leuven, Belgium) ,  Mocuta A. (imec, Leuven, Belgium) ,  Mocuta D. (imec, Leuven, Belgium) ,  Collaert N. (imec, Leuven, Belgium) ,  De Meyer K. (imec, Leuven, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 25.1.1-25.1.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,いくつかのヘテロ構造の界面抵抗を調べた。理論的シミュレーションは,ドーピングの影響とは別に,バンドオフセットと状態密度(DOS)の差はヘテロ構造界面抵抗を著しく増加させることを示唆した。この結論は,1)高い界面抵抗は(高Ge含有量)p SiGe/p Si,n InAs/n Si,n InAs/n Geの間で観察されるという著者らの実験結果と良く対応しおよび2)Si:P/n Ge間の好ましいバンド配列を有するTiSi_x/12nmのSi:P/n Ge接触は1.4×10~ 8Ωcm~2の低い有効接触抵抗に近づき,n-Ge接触のための記録的低値に近かった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレーション ,  *バンドオフセット ,  状態密度 ,  接触抵抗 ,  *CMOS
準シソーラス用語： 界面抵抗 ,  *ヘテロ構造 , 【Automatic Indexing@JST】

分類 (2件)： 半導体結晶の電子構造  (BM02060N) ,  絶縁体結晶の電子構造  (BM02070Y)

タイトルに関連する用語 (6件)： CMOS ,  ソース ,  ドレイン ,  ヘテロ構造 ,  アクセス ,  因子