文献

J-GLOBAL ID：201702232050186083   整理番号：17A0440749

系統的LDPC符号のための新規ビット反転復号器

A novel bit flipping decoder for systematic LDPC codes

著者 (2件)： Lim Jinsoo (Department of Electronics and Computer Engineering, Hanyang University) ,  Shin Dong-Joon (Department of Electronics and Computer Engineering, Hanyang University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 14  号： 2  ページ： 20161100(J-STAGE)  発行年： 2017年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,系統的な低密度パリティ検査(LDPC)符号の新しいビット反転復号を提案した。復号に失敗した符号語を,各反復の終わりに巡回冗長検査(CRC)情報を使用して候補情報ビット反転(CIBF)復号器により効率的に再復号した。LDPC復号に追加してCIBF復号器を採用し,平均反復回数が減り,フレーム誤り率(FER)性能が向上するため,消費電力を最大12.7%削減することが可能となった。CMOSセルライブラリにおけるハードウェアコスト分析に基づいて,CIBFデコーダの追加ハードウェアコストは,従来のLDPCデコーダに比べて無視できる程度であった。(翻訳著者抄録)

シソーラス用語： *誤り訂正符号 ,  *復号器 ,  検査 ,  誤り率 ,  消費電力 ,  半導体 ,  ライブラリ【計算機】 ,  CMOS
準シソーラス用語： *LDPC符号 ,  セルライブラリ ,  フレーム誤り率 ,  巡回冗長検査

著者キーワード (4件)： bit flipping ,  CRC ,  low-power LDPC decoder ,  normalized min-sum algorithm

分類 (2件)： 計算理論  (JB02000A) ,  半導体集積回路  (NC03162T)

引用文献 (14件)：

• [1] D. J. MacKay: “Good error correction codes based on very sparse matrices,” IEEE Trans. Inf. Theory 45 (1999) 399 (DOI: 10.1109/18.748992).
• [2] K. Zhaoet al.: “Overclocking NAND flash memory I/O link in LDPC-based SSDs,” IEEE Trans. Circuits Syst. II, Exp. Briefs 61 (2014) 885 (DOI: 10.1109/TCSII.2014.2350377).
• [3] Y. Zhang, et al.: “A high-throughput multi-rate LDPC decoder for error correction of solid-state drives,” SiPS (2015) 1 (DOI: 10.1109/SiPS.2015.7345006).
• [4] J. Chen and M. P. C. Fossorier: “Near optimum universal belief propagation based decoding of low-density parity check codes,” IEEE Trans. Commun. 50 (2002) 406 (DOI: 10.1109/26.990903).
• [5] J. H. Kimet al.: “Variable-to-check residual belief propagation for LDPC codes,” IET Electron. Lett. 45 (2009) 117 (DOI: 10.1049/el:20092505).

タイトルに関連する用語 (4件)： 系統 ,  LDPC符号 ,  ビット反転 ,  復号器