文献

J-GLOBAL ID：201702232382004409   整理番号：17A1024509

OpenCLベースFPGA上でのチャネルをもつマルチカーネルデータ分割【Powered by NICT】

Multikernel Data Partitioning With Channel on OpenCL-Based FPGAs

著者 (4件)： Wang Zeke (National University of Singapore, Singapore) ,  Paul Johns (Nanyang Technological University, Singapore) ,  He Bingsheng (National University of Singapore, Singapore) ,  Zhang Wei (Hong Kong University of Science and Technology, Hong Kong)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 6  ページ： 1906-1918  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,フィールドプログラマブルゲートアレイ(FPGA)ベンダー(Alteraのような)がOpenCL SDKsによるFPGAのプログラム可能性問題に対処するために開始した。本論文では,OpenCLを用いたFPGA上の関係データベースアプリケーションの性能を解析した。特に,データ分割の性能,関係データベースにおける非常に重要なビルディングブロックであることを改善するかを検討した。データ分割はランダムメモリアクセスを引き起こすので,時間がかかり,データベース演算子に対する主要なボトルネック,分割ハッシュジョインに行われている。特に,OmniDBからデータ分割の最先端のOpenCL実装,CPU/GPUのために設計され,最適化したを輸入し,この実装はロックオーバーヘッドとメモリ帯域幅オーバヘッドの両方から影響を受けることを見出した。,Altera OpenCLソフトウェア開発キットからの二種の新生の特徴(タスクカーネルとチャネル)を活用することにより同期オーバヘッドを対処するmultikernelアプローチを提案した。メモリ帯域幅オーバヘッドを削減するために,オンチップバケットをランダム大域メモリトランザクションの数を減らすために用いた。パラメータ設定をガイドするためのFPGA固有コストモデルを開発した。最近のOpenCLに基づくFPGA上の提案された設計を評価した。数データ処理タスクの最適化分割法を適用し,ハッシュジョイン,ヒストグラム,ハッシュ探索などを含んでいる。著者らの実験結果は,提案コストモデルが正確にデータ分割のための最適パラメータの組合せを決定するためにユーザを導くことができると最適パラメータの組合せをデフォルトマルチスレッド実装に比べて16.6倍のスピードアップを達成できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶装置 ,  データベース ,  *FPGA ,  帯域幅 ,  関係データベース ,  データ処理 ,  応用プログラム ,  分割法 ,  最適化 ,  *チャネル ,  ヒストグラム
準シソーラス用語： 最適パラメータ ,  コストモデル ,  ビルディングブロック ,  *OpenCL , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： OpenCL ,  FPGA ,  チャネル