抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
GPUはしばしばオフチップメモリ帯域幅によって制限される。GPU上での汎用コンピューティングの出現により,帯域幅要求をフィルタリングオフチップメモリに導入されているキャッシュ階層。しかし,キャッシュ階層は,このような高レベルメモリトラフィックの維持におけるそれ自身の帯域幅限界を提示した。本論文では,汎用応用のためのGPUでのメモリ階層の存在する帯域幅ボトルネックを特性化した。メモリ階層を通してストールを定量化し,混雑したメモリシステムに重要な役割を果たしていることを構造パラメータを同定した。帯域幅ボトルネックを軽減するための建築設計空間を探索し,キャッシュ階層における帯域幅ボトルネックを軽減により実現される性能改善は,ベースラインキャッシュ階層と高帯域幅メモリ(HBM)DRAMを用いたメモリシステムにより得られた高速化を超えることができることを示した。も特異的レベルでの単離における帯域幅ボトルネックに対処する準最適でき,反生産的であることができることを示した。,異なるレベルメモリ階層の相乗的に帯域幅ボトルネックを解決するために必須であることを示した。本論文で開発した洞察を用いて,費用便益解析を行い,帯域幅ボトルネックを効果的に軽減することをメモリ階層のつながる配置を同定した。最終配置は平均1.6%の最小面積オーバヘッドで29%の性能改善を達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】