文献

J-GLOBAL ID：201702232956807876   整理番号：17A0980873

GPGPUスクラッチパッドメモリのためのアクセスパターンに基づく適応マッピング機能

An access pattern based adaptive mapping function for GPGPU scratchpad memory

著者 (7件)： Han Feng (School of Electronic Science and Engineering, Nanjing University) ,  Li Li (School of Electronic Science and Engineering, Nanjing University) ,  Wang Kun (School of Electronic Science and Engineering, Nanjing University) ,  Feng Fan (School of Electronic Science and Engineering, Nanjing University) ,  Pan Hongbing (School of Electronic Science and Engineering, Nanjing University) ,  Sha Jin (School of Electronic Science and Engineering, Nanjing University) ,  Lin Jun (School of Electronic Science and Engineering, Nanjing University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 14  号： 12  ページ： 20170373(J-STAGE)  発行年： 2017年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 最近のGPUは大量の処理要素と制限メモリオンチップを統合化しているので,そのスクラッチパッドメモリを使用した場合の効率は性能およびエネルギーにとって重要になっている。スレッドアレイの同時アクセスの帯域幅要件を満足させるため,スクラッチパッドメモリを等サイズのメモリモジュールに分割するマルチバンク設計が広く使用されているが,実世界応用での複雑なアクセスパターンは同時に同じバンクにアクセスする異なるスレッドにより発生するバンクコンフリクトを引き起こしてしまい,このコンフリクトが性能を急激に悪化させてしまう。マッピング機能はアクセスアドレスに従ってアクセスを再分配する方法である。バンクコンフリクトを低減させるため,XORベースハッシュ機能や再構成可能機能などのスクラッチパッドメモリマッピング機能を利用する。本文では,第一ブロック実行の統計に基づく応用に対して適切なマッピング機能を動的に選択できる適応マッピング機能を提案した。実験結果によると,GPGPU-simであるFermi様シミュレータでの17ベンチマークに対して94.8%のバンクコンフリクトの低減および1.235倍の性能の改善を達成した。(翻訳著者抄録)

シソーラス用語： *専用プロセッサ ,  *画像処理 ,  汎用性 ,  *記憶装置 ,  補助メモリ ,  *記憶管理 ,  *接続 ,  スレッド ,  排他的OR回路 ,  ハッシュ関数 ,  モジュール ,  *記憶制御 ,  衝突 ,  アクセシビリティ ,  *適応制御 ,  *写像
準シソーラス用語： *GPGPU ,  *スクラッチパッドメモリ ,  アクセスパターン ,  メモリモジュール ,  メモリバンク

著者キーワード (4件)： GPGPU ,  scratchpad memory ,  adaptive mapping function ,  bank conflict reduction

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (11件)：

• [1] NVIDIA Corporation: NVIDIA CUDA C Programming Guide 6.0 (2014) http://docs.nvidia.com/cuda/.
• [2] AMD: CodeXL profiler 1.4 (2014) http://developer.amd.com/tools-and-sdks/opencl-zone/opencl-tools-sdks/codexl/.
• [3] H. Vandierendonck and K. De Bosschere: “XOR-based hash functions,” IEEE Trans. Comput. 54 (2005) 800 (DOI: 10.1109/TC.2005.122).
• [4] G.-J. van den Braaket al.: “Configurable XOR hash functions for banked scratchpad memories in GPUs,” IEEE Trans. Comput. 65 (2016) 2045 (DOI: 10.1109/TC.2015.2479595).
• [5] T. Givargis: “Improved indexing for cachemiss reduction in embedded systems,” Des. Autom. Conf. (2003) 875 (DOI: 10.1145/775832.776052).

タイトルに関連する用語 (5件)： GPGPU ,  スクラッチパッドメモリ ,  アクセスパターン ,  適応 ,  マッピング