文献

J-GLOBAL ID：201702233008577588   整理番号：17A1257833

インテルXeon Phiでの疎行列-ベクトル乗算の性能解析と最適化【Powered by NICT】

Performance Analysis and Optimization of Sparse Matrix-Vector Multiplication on Intel Xeon Phi

著者 (3件)： Elafrou Athena ,  Goumas Georgios ,  Koziris Nectarios
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IPDPSW  ページ： 1389-1398  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,Intel Xeon Phiメニーコアプロセッサ上の普遍的なスパース行列-ベクトル乗算(SpMV)カーネルのための低オーバヘッド最適化を提案した。マルチコア対応物と比較してそのようなプロセッサのアーキテクチャの差異は過度に異なるスパース行列の固有構造的弱点を明らかにする,従来報告されているメモリバンド幅のボトルネックを越えた性能問題を強めている。実行時特殊化を介してマトリックス適応性はこのようなプロセッサでのSpMVを最適化するのに必須であることを提唱する。この目的のために,筆者らは最初にプロファイリング又はマトリックスの包括的な構造上の特徴を調べることにより与えられたスパース行列のためのカーネルの性能ボトルネックを同定し,次にそれらに取り組むために適切な最適化を選択する手法を提案した。この最適化プールは広く使用されている圧縮疎行(CSR)疎行列の格納形式に基づいており,低前処理オーバヘッドを,著者らの全体的なアプローチは,少数の反復で収束することを反復ソルバとの関連でも実用的である。Intel社のKnightsコーナーコプロセッサに関する著者らの最適化を評価し,識別し,大規模で多様なテストスイートにおける行列の大部分のためのSpMVを最適化適切に,最新のIntel MKLライブラリで入手可能な対応するCSR実装よりも顕著な高速化に導くことができることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 前処理 ,  帯域幅 ,  *性能分析 ,  演算プロセッサ ,  *スパース行列 ,  適応性 ,  *最適化 ,  計算機アーキテクチャ ,  *ベクトル ,  高速化 ,  記憶装置 ,  *乗算
準シソーラス用語： ソルバ ,  マルチコアプロセッサ ,  メニーコア・プロセッサ , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (6件)： PHI ,  疎行列 ,  ベクトル ,  乗算 ,  性能解析 ,  最適化