文献

J-GLOBAL ID：201702233761497374   整理番号：17A0329958

ホロノミックロボットの低レベル制御のためのFPGAソフトプロセッサの設計と実装【Powered by NICT】

Design and implementation of fpga soft processor for holonomic robot low level control

著者 (3件)： Purwanto (Computer Engineering, Electronic Engineering Polytechnic Institute of Surabaya, Surabaya, Indonesia) ,  Ardilla Fernando (Computer Engineering, Electronic Engineering Polytechnic Institute of Surabaya, Surabaya, Indonesia) ,  Wibowo Iwan Kurnianto (Computer Engineering, Electronic Engineering Polytechnic Institute of Surabaya, Surabaya, Indonesia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IES  ページ： 197-202  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 組込みシステムを用いた移動ロボットの構築に初期問題はハードウエア柔軟性である。現在移動ロボットの大部分はマイクロコントローラを用いた。マイクロコントローラを用いたビル移動ロボットの弱点は,形態とを添加したまたは変化させる柔軟性仕様である。そのため本研究ではFPGAソフトプロセッサを用いるモータ速度制御とロボット出穂としてチップ(SoC)にシステムの形でハードウェアアーキテクチャを設計した。高レベルと低レベル制御される2レベルに移動ロボット制御を分割した。位置決めおよび経路追跡を含む高レベル制御が,運動学的,速度制御,出穂ロックと通信を含めて低レベル制御。本研究では,低レベル制御設計に焦点を当てた。FPGAソフトプロセッサの使用により達成される結果,プログラマは柔軟にハードウェアアーキテクチャと高速プログラム実行並列プロセスから生じたを加え,変化させることができることである。運動速度試験について,受信障害後に定常状態に戻るまでの時間は約0.6秒であった。出穂ロック試験について,設定点に入るにロボットの時間が約1二。ソフトプロセッサシステムを実行するために必要な資源は3883スライスレジスタ,1130スライスフリップフロップ,3825スライスLUTと191RAMブロックした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 計算機アーキテクチャ ,  柔軟性 ,  プログラマ ,  *ロボット ,  組込みシステム ,  マイクロコントローラ ,  高速度 ,  移動ロボット ,  *レベル制御 ,  速度制御 ,  *FPGA ,  並列処理
準シソーラス用語： 定常状態 ,  制御設計 ,  システムオンチップ , 【Automatic Indexing@JST】

分類 (1件)： ロボットの運動・制御  (IC04012J)

タイトルに関連する用語 (6件)： レベル制御 ,  FPGA ,  ソフト ,  プロセッサ ,  設計 ,  実装