文献

J-GLOBAL ID：201702233779640827   整理番号：17A1636692

950MHz RF20MHz帯域幅はFPGAに基づくRFサンプリングビットストリーマ受信機を指示する【Powered by NICT】

A 950MHz RF 20MHz bandwidth direct RF sampling bit streamer receiver based on an FPGA

著者 (2件)： Tawa Noriaki (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan) ,  Kaneko Tomoya (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMS  ページ： 594-597  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フィールドプログラマブルゲートアレイ(FPGA)に基づく950MHz直接RFサンプリングビットストリーマ受信機アーキテクチャを提案した。提案したアーキテクチャでは,RF入力信号を包絡線と位相検出器に分けられる。直接FPGA上のマルチギガビット送受信機を用いた二一ビットストリームに変換し,FPGAにおけるI/Q信号に再構成した。測定誤差ベクトル大きさはそれぞれQPSK5MHzおよび64-QAM20MHz入力信号に対して2.7%と8.4%であった。アーキテクチャは,ADCデバイスを除去し,RFフロントエンドデバイスのインターコネクションを簡素化するディジタルベースバンド,多チャンネルRFシステムのための電力消費を節減する有意に大きな利益を提供する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 計算機アーキテクチャ ,  *帯域幅 ,  測定誤差 ,  簡素化 ,  *FPGA ,  再構成 ,  相互接続 ,  *受信機 ,  エンベロープ ,  電力消費
準シソーラス用語： マルチチャネル ,  RFフロントエンド ,  ビットストリーム ,  位相検出器 ,  入力信号 , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： 帯域幅 ,  FPGA ,  RF ,  受信機