文献

J-GLOBAL ID：201702234127202907   整理番号：17A1356837

レジスタリネーミングを用いたエネルギー効率の良い低面積AESアーキテクチャのための改良されたクロック方法論【Powered by NICT】

An improved clocking methodology for energy efficient low area AES architectures using register renaming

著者 (2件)： Dhanuskodi Siva Nishok (Department of Electrical and Computer Engineering, University of Massachusetts, Amherst, USA) ,  Holcomb Daniel (Department of Electrical and Computer Engineering, University of Massachusetts, Amherst, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISLPED  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： AESの亜円形実装は,モノのインターネット(IoT)のような資源が制約された応用におけるデータを暗号化するために面積およびエネルギー効率的な解決策として探索されてきた。バイトと単語を横切るAES操作における対称性は非常にコンパクトな設計をもたらす8ビットをスケールであることがデータパスを可能にした。しかし,そのような設計は有用な計算を行うことなしにレジスタを通してデータをシフトさせるために中間結果またはエネルギーペナルティを貯蔵する面積ペナルティを招く。スマートクロック方式を提案し,レジスタの名称を変えデータ移動とクロック負荷を最小化し,システム状態の重複コピーを記憶も回避した。文献からの最も効率的な8ビット実装と比較して,暗号当たり45%エネルギーを節約し,合理的な面積コストでクロックエネルギーを70%削減した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *クロック ,  単語 ,  ペナルティ ,  対称性 ,  *エネルギー効率 ,  暗号 ,  データパス ,  *計算機アーキテクチャ ,  *レジスタ
準シソーラス用語： モノのインターネット , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  制御方式  (JC02030K)

タイトルに関連する用語 (6件)： エネルギー効率 ,  面積 ,  AES ,  アーキテクチャ ,  クロック ,  方法論