文献

J-GLOBAL ID：201702234290843390   整理番号：17A1359118

動的再構成可能FPGA上でのコプロセッサのオンデマンド具体化【Powered by NICT】

On-demand instantiation of co-processors on dynamically reconfigurable FPGAs

著者 (2件)： Essig Marcel (Department of Information Technology, Mannheim University of Applied Sciences, Mannheim, Germany) ,  Ackermann Kurt Franz (Department of Information Technology, Mannheim University of Applied Sciences, Mannheim, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ReCoSoC  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 技術FPGAの状態は,今日の工業的応用の増大するリアルタイム要求に適合するために要求される性能と柔軟性を提供する種々の構造的特徴から構成されている。それにもかかわらず,これらのプラットフォームの特徴を利用して有意にするために工学専門知識に対する要求は過去数年の間に増大し,その結果,製品コストと製品化までの時間を上昇させた。特に動的部分再構成の特徴,再構成可能(reconfigurable)構造内の資源のtimedivision多重化を可能にする,はほとんど産業まだにより採用されている。本論文では,軽量共処理フレームワークを提案し,FPGA内部プログラマブル論理と密接に結合した組込みプロセッサを利用した。この概念の基本的な考え方は,ソフトウェアの応用シーケンス制御流れを実行することであるが,再構成可能ハードウェアアクセラレータは,オンデマンド利用できる,計算集中型タスクの性能を向上させるために。ハードウェア抽象化層は複雑な建築プロセスを隠すとセットルーチンのソフトウェア技術者を提供し,コード内から実行時要求とコプロセッサのインタフェイスを可能にした。演算の実装詳細と配列を示し,議論した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *コプロセッサ ,  インタフェイス ,  *FPGA ,  ハードウェア ,  多重化 ,  ソフトウェア ,  製品原価 ,  システムエンジニア ,  柔軟性 ,  シーケンス制御
準シソーラス用語： ハードウェアアクセラレータ ,  *再構成可能性 ,  部分再構成 ,  *オンデマンド ,  *動的再構成 , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： 再構成可能 ,  FPGA ,  コプロセッサ ,  オンデマンド