文献

J-GLOBAL ID：201702235066107804   整理番号：17A0886137

ヒープ操作プログラムのためのカスタムMulticacheアーキテクチャ【Powered by NICT】

Custom Multicache Architectures for Heap Manipulating Programs

著者 (4件)： Winterstein Felix (Department of Electrical and Electronic Engineering, Imperial College London, U.K.) ,  Fleming Kermin E. (Software Services Group, Intel Corporation, Hudson, MA, USA) ,  Yang Hsin-Jung (Department of Electrical Engineering and Computer Science, Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Constantinides George A. (Department of Electrical and Electronic Engineering, Imperial College London, U.K.)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 36  号： 5  ページ： 761-774  発行年： 2017年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メモリ集中実装はしばしばメモリ帯域幅制限のためにフィールドプログラマブルゲートアレイ加速器を減速できる外部,オフチップメモリへのアクセスを必要とする。チップ上の緩衝頻繁に再利用データこの問題を解決するための一般的な手法であるとキャッシュアーキテクチャの最適化をさらに別の複雑な設計空間を紹介した。応用の特殊な要求に対して調節する並列マルチキャッシュシステムを自動的に生成する高レベル合成(HLS)設計支援を提示した。プログラム解析は非重複記憶領域,プライベートキャッシュにより支持され,並列化後の並列ユニットで共有されている領域,コヒーレントキャッシュと同期プリミティブによって支持されているを同定した。も並列データ依存性に関して法的かどうかを決定する。本論文の新規性は,ソフトウェア工学における共通種であっても解析が困難であり,今日までHLS技術の圧倒的多数の範囲を超えた動的に割り当て,ポインタに基づくデータ構造を用いたプログラムに焦点を合わせた。第二に,オンチップメモリ資源制約を受ける多重キャッシュシステムの性能最大化するキャッシュサイズの不均一配置を見出すために高レベルキャッシュ性能推定を考案した。動的データ構造を用いた応用の三つの事例研究を用いてこの手法を実証し,典型的なHLSツールとしてのXilinx Vivado HLSを用いた。HLS実装の並列化と特定用途向け分散型ハイブリッドマルチキャッシュアーキテクチャの挿入後15×スピードアップすることが示された。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： プログラム解析 ,  データ構造 ,  最適化 ,  *ヒープ ,  FPGA ,  *計算機アーキテクチャ ,  事例研究 ,  ソフトウェア工学 ,  記憶装置 ,  高速化 ,  再利用
準シソーラス用語： オンチップメモリ ,  ポインタ ,  データ依存性 ,  設計空間 , 【Automatic Indexing@JST】

分類 (3件)： CAD,CAM  (JE10000A) ,  ディジタル計算機方式一般  (JC02010O) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： ヒープ ,  アーキテクチャ