文献
J-GLOBAL ID:201702235113194835   整理番号:17A1262581

50mA99.2%ピーク電流効率,過渡的増速PIコントローラを用いた250nsの整定時間ディジタル低ドロップアウトレギュレータ【Powered by NICT】

A 50-mA 99.2% Peak Current Efficiency, 250-ns Settling Time Digital Low-Dropout Regulator With Transient Enhanced PI Controller
著者 (4件):
資料名:
巻: 25  号:ページ: 2360-2370  発行年: 2017年 
JST資料番号: W0516A  ISSN: 1063-8210  CODEN: ITCOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高速過渡応答をもつ完全集積化ディジタル低ドロップアウトレギュレータ(DLDO),システムオンチップ(SoC)の電力管理応用のための制御された供給を提供することを提案した。過渡増速比例-積分コントローラを介して達成され,定常状態運転でDLDOの安定性を損なうことなくした広帯域動作と高速過渡応答。過渡増強段階は負荷過渡現象中に動的にループ利得を向上させる。利得ブースティングモードでは,DLDO閉ループ帯域幅は増加し,減少したアンダーシュート/オーバーシュートと高速沈降をもたらした。出力電圧は望ましいレベルに回復する場合,昇圧モード動作ができなくなる。10および50mAの4mA/nsスルーレートの負荷変化に対して,過渡増強モードを利用した測定したアンダーシュートとオーバーシュートを減少35%および17%であった。キャラクタリゼーション結果は,過渡的増強モードは10~50mA負荷電流変化のための整定時間を低減500~250nsできることを示した。提案DLDOは0.84~1.24Vの範囲の入力電圧で動作し,出力電圧は0.6から1Vの範囲DLDOの最大出力電流は50mAであり,DLDOは99.2%のピーク電流効率を達成し,DLDO指数63.25psの性能指数(FOM_2)であった。DLDOプロトタイプチップは0.13μm CMOS技術で製作し,0.0631mm~2ダイ面積を占めている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る