文献

J-GLOBAL ID：201702235335747863   整理番号：17A1569935

出力平衡弱条件付き半バッファに基づくDPA耐性QDI演算AESSボックス【Powered by NICT】

DPA-resistant QDI dual-rail AES S-Box based on power-balanced weak-conditioned half-buffer

著者 (4件)： Lim James (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639798) ,  Ho Weng-Geng (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639798) ,  Chong Kwen-Siong (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639798) ,  Gwee Bah-Hwee (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639798)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 差分電力解析(DPA)攻撃対策のための非同期論理(非同期)準遅延lnsensitive(QDI)二重レール32ビット最新暗号標準(AES)置換ボックス(Sボックス)を提案した。は,提案したS-Boxにおける三つの新しい特徴である。第一に,提案したS-Boxは2重レールデータ符号化を用いた非同期QDlプロトコルで動作するので,は異なる信号出力遷移に対する電力消費のわずかな差である。第二に,提案したS-Boxは,電力平衡非同期弱条件HalfBuffer(WCHB)セル法,遷移の同じ数を特徴とすることを具体化するので,種々の入力の組み合わせのためのスイッチング電力消費を均等化する同数の。第三に,提案したS-Boxは,異なる遷移に対応する各出力線は類似の容量性負荷を持つ著者らの新規改変ライブラリセルを,したがって動的電力消費を隠す。65nm CMOSプロセスに基づき,提案した32ビットAESSボックスを実装し,従来の同期論理(同期)S-Boxと報告された非同期(すなわち不均衡)WCHB Sボックスに対してそれのベンチマークを行った。シミュレーション結果から,提案した電力平衡WCHB Sボックスは,それぞれ正規化されたエネルギー偏差(NED)と正規化標準偏差(NSD)の1.21%と0.55%有意に低かったを特徴としている。特に,提案した設計は,それぞれ57.6倍および17.9倍低いNED,と報告された同期と非同期対応物よりも55.1×と9.29×低いNSDである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ベンチマーク ,  プロトコル ,  等化 ,  レール ,  シミュレーション ,  電力消費 ,  *演算 ,  暗号 ,  正規化 ,  電力 ,  符号化 ,  標準偏差 ,  スイッチング
準シソーラス用語： 不均衡 ,  差分電力解析 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 平衡 ,  バッファ ,  DPA ,  耐性 ,  ボックス