文献

J-GLOBAL ID：201702235345984150   整理番号：17A1057457

FPGAのための2最近のネットワークオンチップルータの実験的評価と比較【Powered by NICT】

Experimental evaluation and comparison of two recent Network-on-Chip routers for FPGAs

著者 (2件)： Manokaran Jenita Priya Rajamanickam (Department of Electrical and Computer Engineering, University of Windsor, 401 Sunset Avenue, Windsor N9B 3P4, Ontario, Canada) ,  Khalid Mohammed A.S. (Department of Electrical and Computer Engineering, University of Windsor, 401 Sunset Avenue, Windsor N9B 3P4, Ontario, Canada)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 51  ページ： 134-141  発行年： 2017年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)における知的所有権(IP)コアの数の急速な成長は,システム構成要素-ネットワークオンチップ(NoC)のための効果的でスケーラブルな相互接続方式の必要性をもたらした。ルータは全体面積利用を影響するNoC設計における重要な成分である。NoCルータの面積効率を評価することが重要である。本論文では,フィールドプログラマブルゲートアレイ(FPGA)のための最近の二つのNoCルータを評価し,比較した。最初のものは,CONfigurable NEtwork生成ツール(CONNECT)自動NoC合成ツールを用いて生成される。第二のものは,VHDLと合成Altera Quartus II CADツールを用いて設計した手動NoCルータである。三NoCトポロジーすなわちリング,メッシュおよびトーラスは面積利用メトリックに基づく二ルータを評価するために使用した。ルータは各トポロジーのためのノードサイズを変化させ4~16から評価した。小さいNoCトポロジーのために,CONNECTルータは,より少ない面積を用いるが,NoCサイズが増加するにつれてマニュアルルータの設計は面積利用の85%に上る減少を提供した。本論文で示した結果は,FPGA上でのNoC(ネットワークオンチップ)実現に興味を開発に役立つであろう。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 相互接続 ,  高速度 ,  *FPGA ,  VHDL ,  位相幾何学 ,  知的財産権
準シソーラス用語： ホップ数 ,  トーラス ,  面積効率 ,  *ネットワークオンチップ ,  システム構成 ,  システムオンチップ , 【Automatic Indexing@JST】

著者キーワード (4件)： ネットワークオンチップ(NoC) ,  フィールドプログラマブルゲートアレイ(FPGA) ,  NoCルータ ,  NoC合成

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： FPGA ,  オンチップルータ ,  実験 ,  評価