文献
J-GLOBAL ID:201702236280934246   整理番号:17A1250115

28nm FD-SOIにおけるサブマイクロ秒時間スケールでの電力管理を集積したRISC VプロセッサSoC【Powered by NICT】

A RISC-V Processor SoC With Integrated Power Management at Submicrosecond Timescales in 28 nm FD-SOI
著者 (14件):
資料名:
巻: 52  号:ページ: 1863-1875  発行年: 2017年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
28nm完全空乏化シリコン-オン-絶縁体プロセスで実現した集積化電圧制御,適応クロック,及び出力管理をもつRISC Vシステムオンチップ(SoC)を提示した。完全集積同時スイッチングスイッチトキャパシタDC-DCコンバータは自励発振適応クロック発生器からクロックを用いたアプリケーションコアを供給し,231mWまでの電力を配送しながら,高いシステム変換効率(82%-89%)とエネルギー効率(41.8倍精度GFLOPS/W)を達成した。第二コアはシステム状態を測定し,コア電圧と周波数の変化を駆動することができる統合的な電力管理ユニットとして作用し,ちょうど2.0%の面積オーバヘッドを添加することでサブマイクロ秒時間スケールで対応できる多種多様な電力管理アルゴリズムの実装を可能にした。電圧ディザリングプログラムは広い連続電圧範囲(0.45 V-1 V)を横切る動作を可能にする一方,適応電圧スケーリングアルゴリズムは,無視できる性能ペナルティを持つ合成ベンチマークのエネルギー消費を39.8%低減し,モバイルSoCのための実用的なマイクロ秒スケールの電力管理を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  ディジタル計算機ハードウェア一般 

前のページに戻る