文献

J-GLOBAL ID：201702236421407986   整理番号：17A1358421

配置設計最適化のための統合降圧DC/DCコンバータの基板電流を意識した特性化【Powered by NICT】

Substrate-currents-aware characterization of an integrated buck DC/DC converter for floor-plan optimization

著者 (5件)： Ripamonti Giacomo (CERN, Geneva, Switzerland) ,  Michelis Stefano (CERN, Geneva, Switzerland) ,  Buccella Pietro (EPFL, Lausanne, Switzerland) ,  Koukab Adil (EPFL, Lausanne, Switzerland) ,  Kayal Maher (EPFL, Lausanne, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NEWCAS  ページ： 169-172  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 統合DC/DCコンバータの性能を,基板寄生素子により影響される,バイポーラトランジスタとサイリスタのようなこれらのデバイスは制御回路の誤動作をもたらすことを増強された基板雑音の原因となり,それらは効率を劣化させ,サイリスタはラッチアップによる転炉の破壊を引き起こす可能性がある。設計段階におけるそのような寄生素子の効果の評価のためのソフトウェアツールが不足しているため,しばしば定性的対策を採用した。制御回路,電力効率と面積消費の基板雑音余裕度の観点から準最適間取りにつながる可能性がある。基板寄生素子の影響を特性化相で見落とされやすいので,本研究では,降圧形コンバータにおけるそのような効果を評価するための系統的アプローチを提案した。このような方法は,いくつかのオプションの中で最良のフロアプランを決定するために用いることができる。最後に著者らは,130nm技術で設計した集積バックコンバータの二種類の間取りを比較する方法を適用した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力効率 ,  バイポーラトランジスタ ,  フロアプラン ,  ラッチアップ ,  *電流 ,  雑音安定度 ,  サイリスタ ,  *キャラクタリゼーション ,  制御回路 ,  *DC-DCコンバータ ,  支援プログラム
準シソーラス用語： バックコンバータ ,  基板雑音 ,  寄生要素 ,  *降電圧 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 設計最適化 ,  統合 ,  降圧 ,  DC ,  コンバータ ,  意識 ,  特性化