抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
現在高性能CPU内の各コアで主流となっているアウト・オブ・オーダ・スーパスカラ・アーキテクチャは,柔軟な高速化が可能であるものの,1命令あたりに多くの処理を必要とし,電力効率の改善が望まれている。我々はこれまでの研究で,リネーム処理のいらない省電力アウト・オブ・オーダ実行を特徴とする“STRAIGHT”アーキテクチャを構想し,そのパイプライン構成とコンパイラの実現法を明らかにしてきた。STRAIGHTアーキテクチャは広大な論理レジスタ空間を持ち,この空間を利用して上書きのないコードを静的に生成することで,従来のレジスタ生存管理やマッピング管理を一切不要とする。さらに,広大な論理レジスタ空間とそのid付けは,より多くのメモリデータをレジスタへ同時に展開することを可能とすることが期待されている。本論文では,この特徴を利用してループ内のロード命令を削減する最適化を提案する。先行研究で開発したSTRAIGHTコンパイラに実装した結果,Livermore Loopsベンチマークのうち2つのプログラムに対して,ロード命令をそれぞれ31%,45%削減でき,また実行サイクル数も13%,14%減少させられた。(著者抄録)