文献

J-GLOBAL ID：201702236904220370   整理番号：17A0965988

高性能とエネルギー効率の良いSmith-Waterman実装のためのアーキテクチャ最適化OpenCLを用いたFPGA【Powered by NICT】

Architectural optimizations for high performance and energy efficient Smith-Waterman implementation on FPGAs using OpenCL

著者 (4件)： Di Tucci Lorenzo (Politecnico di Milano, Dipartimento di Elettronica, Informazione e Bioingegneria, Milano, Italy) ,  O’Brien Kenneth (Xilinx Research Labs, Dublin, Ireland) ,  Blott Michaela (Xilinx Research Labs, Dublin, Ireland) ,  Santambrogio Marco D. (Politecnico di Milano, Dipartimento di Elettronica, Informazione e Bioingegneria, Milano, Italy)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 716-721  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二ストリングデータの間の最適局所アラインメントが発見できることを保証するとしてSmith-Watermanは現代のゲノミクスパイプラインにおいて重要な役割を果たしていることを動的計画法アルゴリズムである。芸術の状態がこのアルゴリズムで利用可能な並列性を利用するために実施されている多くのハードウェア加速解を提示した。これらの実装の大部分は発見的方法を用いて結果の精度を犠牲にしてシステムの性能を増加させた。本研究では,アルゴリズムの純粋版の実行を提出した。与えられたプラットフォームのための最高の可能な性能を達成し,性能を追跡し,最適化をガイドするためにBerkeleyルーフラインモデルを活用するための主要なアーキテクチャの最適化を含んでいる。スケーラビリティを達成するために,筆者らのカスタム設計はシストリックアレイ,データ圧縮特徴とシフトレジスタで構成されているが,カスタムポートマッピング戦略は,性能を最大化することを目的とした。この設計は,Xilinx Virtex7とKintex Ultrascaleプラットフォームと結合したOpenCLに基づく設計入力,すなわちXilinx SDAccel,を活用し構築した。最終的な設計は1.6988GCUPS/Wのエネルギー効率で42.47GCUPS(ギガ細胞更新当たり二)の性能を達成した。これは以前に公表されたFPGA実装性能とエネルギー効率の1.72倍の改善と同等のGPU実装上のエネルギー効率の優れた8.49xである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 動的計画法 ,  シストリックアレイ ,  アルゴリズム ,  *エネルギー効率 ,  データ圧縮 ,  *FPGA ,  ハードウェア ,  *計算機アーキテクチャ ,  シフトレジスタ ,  アラインメント ,  発見的方法 ,  *最適化
準シソーラス用語： FPGA実装 ,  *OpenCL , 【Automatic Indexing@JST】

分類 (3件)： 分子・遺伝情報処理  (JE15040B) ,  検索技術  (AC06020S) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (6件)： エネルギー効率 ,  実装 ,  アーキテクチャ ,  最適化 ,  OpenCL ,  FPGA