文献

J-GLOBAL ID：201702237080321188   整理番号：17A1523493

オンチップマルチコアプロセッサの非ブロッキングリング設計と物理的実現【JST・京大機械翻訳】

Design and physical implementation of non-blocking ring on a multicore processor

著者 (6件)： Chen Shenggang (国防科技大学 計算机学院,湖南 長沙,410073) ,  Liu Biwei (国防科技大学 計算机学院,湖南 長沙,410073) ,  Qi Juan (国防科技大学 計算机学院,湖南 長沙,410073) ,  Hua Yingzhao (国防科技大学 計算机学院,湖南 長沙,410073) ,  Xing Sufang (国防科技大学 計算机学院,湖南 長沙,410073) ,  Ding Yanping (国防科技大学 計算机学院,湖南 長沙,410073)
資料名： Guofang Keji Daxue Xuebao  (Guofang Keji Daxue Xuebao)
巻： 39  号： 1  ページ： 67-73  発行年： 2017年 
JST資料番号： W0569A  ISSN： 1001-2486  CODEN： GKDXEM  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 少量の強い核で構成されるマルチコアプロセッサに対して、非閉塞二方向リング構造を設計した。この構造は,3つの異なるタイプのリンク層を含み,それらは,それぞれ,転送命令,大量のデータ,および小さいデータに使用される。ソース経路選定方式を用いて,特別な輻輳制御ネットワークを設計し,メッセージの相互被覆を防止した。ルータは無バッファ無ブロッキング構造を採用し、単拍はリングの各ステップを通じて、リングの転送遅延を低減し、事前に知られた確定遅延転送を実現する。リンクの長さと幅が大きいという挑戦に対して、実験を通じて合理的な中継器挿入方法を選択し、隣接配線により逆相器と信号線の逆千鳥配置などの漏話最適化方法を採用し、環の物理設計と長いリンクに対して遅延最適化を行った。最終的に,結果は,設計したリングが1GHzの動作周波数に達し,256GHzの高帯域幅を達成し,高性能ディジタル信号処理の要求を完全に満たすことを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 環状構造 ,  輻輳制御 ,  最適化 ,  中継装置 ,  漏話 ,  ネットワーク ,  配線 ,  最適化手法 ,  帯域幅 ,  経路選定 ,  *ブロッキング
準シソーラス用語： ディジタル信号処理 ,  千鳥配置 ,  リンク層 ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

著者キーワード (4件)： non-blocking ring ,  networks-on-chip ,  delay optimization ,  crosstalk optimization

分類 (3件)： オペレーティングシステム  (JD03020J) ,  ディジタル計算機方式一般  (JC02010O) ,  制御方式  (JC02030K)

タイトルに関連する用語 (3件)： ブロッキング ,  設計 ,  物理