文献

J-GLOBAL ID：201702237556155172   整理番号：17A1544875

モバイルデバイスのための低電力内容アドレス可能メモリ(CAM)アレイ【Powered by NICT】

Low-power content addressable memory (CAM) array for mobile devices

著者 (4件)： Mohammad Khader (Department of Electrical and Computer Engineering, Birzeit University, Ramallah, Palestine) ,  Qaroush Aziz (Department of Electrical and Computer Engineering, Birzeit University, Ramallah, Palestine) ,  Washha Mahdi (Department of Electrical and Computer Engineering, Birzeit University, Ramallah, Palestine) ,  Mohammad Baker (Khalifa University, Abu Dhabi, United Arab Emirates)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 67  ページ： 10-18  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 大容量連想メモリ(CAM)は,高速ルックアップテーブルを必要とする種々の応用に有益である。低電力CPU設計,ネットワークルータ,キャッシュコントローラにおいて広く用いられている。コンテンツアドレス可能メモリシステムを比較回路と相補的ビットを格納するメモリビットセルを含むCAM細胞を含んでいる。比較回路は,相補的貯蔵ビットを受けるに相補的な入力とシングルエンド参照ビットを受ける入力ノードから構成されている。主なCAM設計課題は,大量並列スイッチング回路の消費電力を低減し,速度または密度を犠牲にすることなくすることである。コンパレータパワーとクローバ電流を減少させることを目的とした新しいCAM回路レベル実装を提示した。CAM操作中の平均電流消費は減少した。添加では,提案した回路トポロジーはルーティング資源を節約する相補的データを経路の必要性を除去した。22nmプロセス技術を用いたシミュレーションの結果は,書き込み動作中のクローバ電流の除去は単一ビットセルCAMのためのパワーの40%を節約することを示したが,8ビット細胞CAM間の比較回路を共有するチップ面積に関して性能への影響なしに電力の14%を節約できる。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： キャッシュメモリ ,  消費電力 ,  経路選定 ,  ルックアップテーブル ,  クローバ ,  連想メモリ ,  記憶方式 ,  *記憶装置 ,  電流 ,  *電力 ,  スイッチ回路
準シソーラス用語： チップ面積 ,  回路トポロジー ,  *アドレス ,  *低電力化 , 【Automatic Indexing@JST】

著者キーワード (11件)： 低電力 ,  CAMメモリ ,  キャッシュ ,  コンテンツアドレス可能メモリ ,  メモリアーキテクチャ ,  SOC設計 ,  プロセッサ設計 ,  CAMセル ,  チップ ,  設計 ,  X OR CAM

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： モバイルデバイス ,  低電力 ,  アドレス ,  CAM ,  アレイ