文献

J-GLOBAL ID：201702238477254277   整理番号：17A0827046

PRAM信頼性と性能のための費用効果の高い設計解【Powered by NICT】

Cost-Effective Design Solutions for Enhancing PRAM Reliability and Performance

著者 (4件)： Yang Chengen (Non-Volatile Solution Group, Intel Corp., 1900 Prairie City Rd Folsom, CA) ,  Mao Manqing (School of Electrical, Computer, and Energy Engineering, Arizona State University, Tempe, AZ) ,  Cao Yu (School of Electrical, Computer, and Energy Engineering, Arizona State University, Tempe, AZ) ,  Chakrabarti Chaitali (School of Electrical, Computer, and Energy Engineering, Arizona State University, Tempe, AZ)
資料名： IEEE Transactions on Multi-Scale Computing Systems  (IEEE Transactions on Multi-Scale Computing Systems)
巻： 3  号： 1  ページ： 1-11  発行年： 2017年 
JST資料番号： W2447A  ISSN： 2332-7766  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相変化ランダムアクセスメモリ(PRAM)は,高速読み出しアクセス時間,低待機電力,高い貯蔵密度を有する新たな記憶技術である。マルチレベルセル(MLC)PRAMは高い貯蔵密度を持つが,低信頼性と長い書込みレイテンシに悩まされている。主流メモリ技術として使用されるMLC PRAMを可能にするための費用対効果に優れた設計解の集合を調べた。以前,回路レベルとアーキテクチャレベル調整による信頼性を改善するためのマルチレベル方式を提案した 対応する方式は,ベースラインと呼ばれている。本論文では,デバイスレベルでプログラミング電流プロファイルを調整するさらに誤り率を低減,低コスト誤り訂正符号(ECC)の使用を可能にする信頼性の同じレベルを達成する方法を示した。プログラミングエネルギー,IPCおよび記憶寿命の間のトレードオフを解析するためにPRAM+DRAMハイブリッドメモリ構成を用いた。SPEC2006とDeCapoベンチマークに対して,1GB PRAMと8MB DRAMを有する設計されたハイブリッドメモリプログラミング電流プロファイルを調整することにより長い寿命または低エネルギー(ベースライン方式と比較して)を達成できることを示した。例えば,BCH(t=2)ECCユニットを使用した場合,10の因子による記憶寿命を強化するためのRESETプログラミングパルス幅を増加させることができる10~6PRAM書込みサイクルの固定メモリ寿命制約のために,プログラミング電流プロファイルを調整IPCの損失と省ない27%メモリエネルギーを達成することができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： パルス幅 ,  電流 ,  DRAM ,  ROM【メモリ】 ,  誤り率 ,  *信頼性 ,  ベンチマーク ,  基準線 ,  高速度 ,  誤り訂正符号 ,  待ち時間 ,  計算機プログラミング ,  呼出時間 ,  相転移
準シソーラス用語： マルチレベル , 【Automatic Indexing@JST】

分類 (4件)： 記憶方式  (JC02040V) ,  パターン認識  (JE07000S) ,  人工知能  (JE08000Z) ,  信号理論  (ND02020G)

タイトルに関連する用語 (4件)： PRAM ,  費用効果 ,  設計 ,  解