文献

J-GLOBAL ID：201702238728793469   整理番号：17A1250122

サブレンジSARA DCに基づく82nWカオス写像真性乱数発生器【Powered by NICT】

A 82-nW Chaotic Map True Random Number Generator Based on a Sub-Ranging SAR ADC

著者 (5件)： Kim Minseo (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Ha Unsoo (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Lee Kyuho Jason (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Lee Yongsu (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Yoo Hoi-Jun (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 7  ページ： 1953-1965  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブレンジングSARアナログ/ディジタル変換器(ADC)に基づく超低電力真の乱数発生器(TRNG)を提案した。提案したTRNGは低電力適応リセットコンパレータと低電力動的増幅器を用いた粗SARA DCから構成されている。粗A DC部分は面積減少のためのサブレンジSARA DCと共有されている。共有粗A DCは,離散時間カオス回路の役割を果たすだけでなく,微細SARA DCの選択的活性化による全体的なSARA DCエネルギー消費を低減する。また,提案した動的残留誤差増幅器は,わずか48nWを消費し,適応リセットコンパレータはわずか6nW消費を持つカオスマップを生成する。提案したTRNGコアは0.18μm CMOS技術で0.0045mm~2を占め,0.6V供給270kbpsスループットで82nWを消費する。National Instituteof Standards and Technology(NIST)試験の全てを通過し,0.3pJ/ビットの最新の性能指数を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 性能指数 ,  エネルギー消費 ,  *乱数発生器 ,  CMOS ,  増幅器 ,  スループット ,  AD変換器
準シソーラス用語： 低電力化 ,  超低消費電力 ,  *カオス写像 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： サブ ,  レンジ ,  SARA ,  DC ,  カオス写像 ,  乱数発生器