文献

J-GLOBAL ID：201702238780668738   整理番号：17A1266898

基準スパー抑制を用いた容量結合型リング発振器を用いた0.8~1.3GHz多相注入同期PLL【Powered by NICT】

A 0.8~1.3 GHz multi-phase injection-locked PLL using capacitive coupled multi-ring oscillator with reference spur suppression

著者 (2件)： Wang Ruixin (Department of Electrical and Computer Engineering, Auburn University, Auburn, Alabama 36849, USA) ,  Dai Fa Foster (Department of Electrical and Computer Engineering, Auburn University, Auburn, Alabama 36849, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CICC  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,0.13μm CMOS技術で実現した容量結合マルチリング発振器(MRO)を用いたインダクタレス注入同期PLL(IL PLL)を提案した。容量性結合を持つ多重リング結合振動子は,テール電流源と隣接環から雑音注入を最小化することにより改善された位相雑音を達成した。1.1GHz用の三重リング結合リング発振器(TRO)は 110.4dBc/Hz@1MHzオフセットの測定された位相雑音を達成した,その単一リング発振器(SRO)対応物と比較して7dB位相雑音低減を示した。参照信号が主リングに注入すると,補助リングにおける出力信号は同じ低位相雑音を維持し,12dB低い基準スパーを達成した。50MHz,MROベースのIL PLL基準スパー 63dBcに達した800MHzから1.3GHzをカバーする24多相出力を生成する。提案したIL PLLは13.5mWの出力における1.1GHz出力周波数において 121dBc/Hz@1MHzオフセットと513fsジッタの帯域内位相雑音を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 基準信号 ,  ジッタ ,  オフセット ,  *注入同期 ,  *リング発振器 ,  周波数帯 ,  位相 ,  雑音 ,  雑音低減 ,  周波数 ,  位相雑音 ,  *多相
準シソーラス用語： 低位相雑音 ,  電流源 ,  *容量結合 , 【Automatic Indexing@JST】

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (6件)： スパー ,  容量結合 ,  リング発振器 ,  多相 ,  注入同期 ,  PLL