文献

J-GLOBAL ID：201702239582015012   整理番号：17A1027838

品質構成可能近似DRAM【Powered by NICT】

Quality Configurable Approximate DRAM

著者 (4件)： Raha Arnab (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN) ,  Sutar Soubhagya (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN) ,  Jayakumar Hrishikesh (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN) ,  Raghunathan Vijay (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 66  号： 7  ページ： 1172-1187  発行年： 2017年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近似計算は,その電力消費と性能を改善するための多くの応用に存在する固有の誤差耐性を活用する新たな設計パラダイムである。これら誤り耐性応用の寛大性のため,正確な入力データの品質は許容される出力を生成するために必ずしも必要ではない。これはメモリサブシステム(すなわち,データ貯蔵される場所),実質的な省エネルギーの代わりに近似を導入するための適切な成分を示した。この目的のために,本論文では,品質構成可能近似DRAMシステムを構築するための体系的な方法論を提案した。この設計は,DRAMリフレッシュ速度の関数として記憶誤りの広範な実験的特性化に基づいている。この特性化から収集した洞察を利用して,物理的ページの各々での周波数,位置,およびビット誤りの性質に基づく品質ビンの数への系におけるDRAMを分割し,DRAMセルによって示された可変保持時間の特性を考慮した四種の新規戦略を提案した。データ配分中の,臨界データは,最も高い品質ビン(正確さであるに過ぎないページを含む)に置かれると近似データ品質の低下順で整理ビンに割り当てられ,品質制御ノブとしてリフレッシュ速度であった。1GB DDR3DRAMモジュールを含むAltera Stratix IV GX FPGAベースTerasic TR4,230開発ボードを用いて実装したいくつかの誤り耐性応用に提案方式を検証した。実験結果は,以前の研究に比べてエネルギー品質トレードオフの有意な改善を示し,出力品質損失を最小にして平均73%までのDRAMリフレッシュ電力の減少を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 符号誤り ,  品質管理 ,  省エネルギー ,  *品質 ,  保持時間 ,  電力消費 ,  FPGA ,  キャラクタリゼーション ,  *近似法 ,  周波数 ,  *DRAM ,  データ蓄積 ,  電力
準シソーラス用語： 誤り耐性 ,  近似計算 , 【Automatic Indexing@JST】

分類 (2件)： 記憶装置  (JC04060F) ,  符号理論  (ND02030R)

タイトルに関連する用語 (2件)： 近似 ,  DRAM