文献

J-GLOBAL ID：201702239700339484   整理番号：17A0966500

2.5D集積化高性能コンピューティングシステムのためのAWGRに基づくフォトニックNoCアーキテクチャの設計と評価【Powered by NICT】

Design and Evaluation of AWGR-Based Photonic NoC Architectures for 2.5D Integrated High Performance Computing Systems

著者 (4件)： Grani Paolo ,  Proietti Roberto ,  Akella Venkatesh ,  Yoo S. J. Ben
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： HPCA  ページ： 289-300  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 今後はスーパーコンピュータの基本ビルディングブロックの性能改善は3d(垂直)と2.5D(水平)ダイスタッキングにより可能となった集積増加を始めなければならない。しかしこの統合の利点を利用するために本論文ではメモリ間の相互接続ネットワークを必要と技術電子相互接続の今日の状態より低い出力は,より高い帯域幅を一桁を提供するだけでなく,大きさのオーダを消費するだけでなく金型を計算した。Weshowシリコンインターポーザ上に実装されたアレイ導波路回折格子ルータ基盤フォトニック相互接続は,16Tb/sの二分帯域幅をもつ16×16フォトニックネットワークオンチップ(NoC)を実現するために使用できるかを調査する。ベースラインネットワーク,2.57pJ/ビット100%利用を仮定を消費することを提案した。パワーは,送信機の電気光学界面,利用率100%で0.454pJ/ビットビット当たりのエネルギーを改善することをより積極的な設計により軽減しうるが,によって支配されることを示した。最近提案されたインターポーザベース電気NoCのと比較して,Gem5シミュレーションフレームワークを用いた64コアシステムのPARSECベンチマークスイートの上で25%の平均性能改善を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 相互結合網 ,  送信機 ,  スーパコンピュータ ,  相互接続 ,  界面 ,  帯域幅 ,  *計算機アーキテクチャ ,  記憶装置
準シソーラス用語： 利用率 ,  アレイ導波路格子 ,  ビルディングブロック ,  *ネットワークオンチップ ,  *高性能コンピューティング , 【Automatic Indexing@JST】

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  数値計算  (JE02000J) ,  計算機利用技術一般  (JE01000C)

タイトルに関連する用語 (6件)： 集積化 ,  高性能コンピューティング ,  NoC ,  アーキテクチャ ,  設計 ,  評価