抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
今後はスーパーコンピュータの基本ビルディングブロックの性能改善は3d(垂直)と2.5D(水平)ダイスタッキングにより可能となった集積増加を始めなければならない。しかしこの統合の利点を利用するために本論文ではメモリ間の相互接続ネットワークを必要と技術電子相互接続の今日の状態より低い出力は,より高い帯域幅を一桁を提供するだけでなく,大きさのオーダを消費するだけでなく金型を計算した。Weshowシリコンインターポーザ上に実装されたアレイ導波路回折格子ルータ基盤フォトニック相互接続は,16Tb/sの二分帯域幅をもつ16×16フォトニックネットワークオンチップ(NoC)を実現するために使用できるかを調査する。ベースラインネットワーク,2.57pJ/ビット100%利用を仮定を消費することを提案した。パワーは,送信機の電気光学界面,利用率100%で0.454pJ/ビットビット当たりのエネルギーを改善することをより積極的な設計により軽減しうるが,によって支配されることを示した。最近提案されたインターポーザベース電気NoCのと比較して,Gem5シミュレーションフレームワークを用いた64コアシステムのPARSECベンチマークスイートの上で25%の平均性能改善を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】