文献

J-GLOBAL ID：201702239715663837   整理番号：17A0274326

DLAU:FPGA上でのスケーラブルな深層学習加速器ユニット【Powered by NICT】

DLAU: A Scalable Deep Learning Accelerator Unit on FPGA

著者 (6件)： Wang Chao (University of Science and Technology of China, Hefei, China) ,  Gong Lei (University of Science and Technology of China, Hefei, China) ,  Yu Qi (University of Science and Technology of China, Hefei, China) ,  Li Xi (University of Science and Technology of China, Hefei, China) ,  Xie Yuan (University of California at Santa Barbara, Santa Barbara, CA, USA) ,  Zhou Xuehai (University of Science and Technology of China, Hefei, China)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 36  号： 3  ページ： 513-517  発行年： 2017年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 機械学習の新たな分野として,深層学習は,複雑な学習問題を解くための優れた能力を示した。しかし,ネットワークの大きさは,実用的な応用の要求,深い学習ニューラルネットワークの高性能実装を構築するために重要な課題となるにより,ますます大規模になっている。性能を改善するだけでなく,低電力コストを維持するために,本論文では,深い学習加速器ユニット(DLAU),ハードウェアプロトタイプとしてフィールドプログラマブルゲートアレイ(FPGA)を用いた大規模深部学習ネットワークのためのスケーラブルなアクセラレータアーキテクチャを設計した。DLAU加速器は三パイプライン処理ユニットはスループットを改善するために採用し,深層学習応用のための局所性を調べるためにタイル技術を利用している。最新Xilinx FPGAボード上での実験結果により,DLAU加速器であるIntel Core2プロセッサと比較して36.1倍のスピードアップを達成し,234mWの電力消費でできることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 深部 ,  *加速器 ,  演算プロセッサ ,  ネットワーク ,  パイプライン処理 ,  電力消費 ,  ニューラルネットワーク ,  スループット ,  機械学習 ,  *FPGA ,  局所性 ,  *学習
準シソーラス用語： 低電力化 ,  *深層学習 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (3件)： FPGA ,  深層学習 ,  加速器