文献

J-GLOBAL ID：201702239866061738   整理番号：17A1261564

損失オンチップグローバル相互接続のための電流モード全二重送受信機【Powered by NICT】

Current-Mode Full-Duplex Transceiver for Lossy On-Chip Global Interconnects

著者 (2件)： Wary Nijwm (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, India) ,  Mandal Pradip (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology, Kharagpur, India)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 8  ページ： 2026-2037  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,オンチップ大域的相互接続用のエネルギー効率の良い全二重(FD)電流モード送受信機を紹介した。送信と受信信号の同じシグナル伝達ポートを共有するとして,ワイヤ効率は一方向トランシーバと比較して2倍増加した。提案したハイブリッドトランシーバは外向き信号を反転する方向インバータ/バッファ(DIB)回路を有するが,1以上の利得をもつ同じ相を維持する入力信号を伝達する。結果として,入力信号がシームレスにトランスコンダクタ(gm)回路によるDIBの両側に二化合物信号の重みつき加算だけで強い外向き信号から分離した。これは既存の減算に基づく信号解離アーキテクチャと対照的である。重要なことに,入力信号の二成分は,固有利得を提供するため,損失オンチップリンクに適しているが内向き信号検索プロセスは構成的である。さらに,DIB回路は,その入力/出力ノードでの非常に低い能動インピーダンスを持ち,従って,受動的ターミネーターを用いずに高帯域幅伝送を支持した。5mm長の大域相互接続のための0.18μm CMOSプロセスで実装したプロトタイプ設計。測定結果は,4.0GbpsのFD動作用0.19pJ/b/mmの効率を与えた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： インピーダンス ,  *相互接続 ,  プロトタイプ ,  エネルギー効率 ,  利得 ,  帯域幅 ,  *送受信機 ,  計算機アーキテクチャ ,  ポート ,  CMOS
準シソーラス用語： トランスコンダクタ ,  シームレス ,  入力信号 ,  *オンチップ ,  *電流モード , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： 損失 ,  オンチップ ,  グローバル ,  相互接続 ,  電流モード ,  送受信機