文献

J-GLOBAL ID：201702239914904520   整理番号：17A1744591

ブロック暗号に向けた再構成可能マルチコア並列処理アーキテクチャ【JST・京大機械翻訳】

Reconfigurable Asymmetrical Multi-core Architecture for Block Cipher

著者 (5件)： Feng Xiao (解放軍信息工程大学,河南鄭州,450000) ,  Li Wei (復旦大学専用集成電路与系統国家重点実験室,上海 20123) ,  Dai Zibin (解放軍信息工程大学,河南鄭州,450000) ,  Ma Chao (解放軍信息工程大学,河南鄭州,450000) ,  Li Gongli (解放軍信息工程大学,河南鄭州,450000)
資料名： Dianzi Xuebao  (Dianzi Xuebao)
巻： 45  号： 6  ページ： 1311-1320  発行年： 2017年 
JST資料番号： C2504A  ISSN： 0372-2112  CODEN： TTHPAG  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 既存の再構成可能なブロック暗号化構造において,専用命令プロセッサのスループットは高くなく,アレイ構造の資源利用率は低く,アルゴリズムのマッピングプロセスは複雑である。この問題を解決するために,ブロック暗号による再構成可能なマルチコア並列処理アーキテクチャRAMCA(Reconfigurable Asymmetrical Multi-Archore Architecture)を設計した。RAMCAにおける典型的SP(AES-128),Feistel(SMS4),L-M(IDEA)およびMISTY(KASUMI)アルゴリズムのマッピングプロセスを解析した。65nm CMOSプロセスにおいて,論理合成と機能シミュレーションを完了した。実験により,RAMCAの動作周波数が1GHzに達し,面積が約1.13mm2であり,プロセスの影響を除去した後,各ブロック暗号アルゴリズムに対する計算速度は既存の専用命令プロセッサおよびCelator,RCPAおよびBCOREなどのアレイ構造暗号処理システムより高いことが分かった。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： スループット ,  アルゴリズム ,  *計算機アーキテクチャ ,  計算機処理速度 ,  *並列処理 ,  論理合成 ,  シミュレーション ,  演算プロセッサ
準シソーラス用語： 暗号処理 ,  暗号アルゴリズム ,  動作周波数 ,  指令 ,  *マルチコアプロセッサ ,  *再構成可能性 ,  *ブロック暗号 , 【Automatic Indexing@JST】

著者キーワード (5件)： block cipher ,  heterogeneous multi-core ,  reconfigurable ,  parallel processing ,  cipher processor

分類 (4件)： 符号理論  (ND02030R) ,  発振回路  (NC05020Y) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： ブロック暗号 ,  再構成可能 ,  マルチコア ,  並列処理 ,  アーキテクチャ