文献

J-GLOBAL ID：201702240711464271   整理番号：17A0328639

フィルタリングに基づく動的論理 低エネルギー消費のための連想キャッシュアーキテクチャ【Powered by NICT】

A Way-Filtering-Based Dynamic Logical-Associative Cache Architecture for Low-Energy Consumption

著者 (3件)： Park Jungwoo (Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Lee Jongmin (Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Kim Soontae (Korea Advanced Institute of Science and Technology, Daejeon, South Korea)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 3  ページ： 793-805  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最終レベルキャッシュ(LLC)は性能を改善するが,それらの大きなサイズのため,エネルギーオーバヘッドに苦しんでいる。この問題に対する有効な解決策が選択的にいくつかのキャッシュ方法が,キャッシュ連想度と性能を減少させ,このようにしてエネルギー消費を削減におけるその有効性を制限するに電力を供給することである。この限界を克服するために,筆者らは動力ダウンLLCのキャッシュ連想度を増加させる論理的にできる新しいキャッシュアーキテクチャを提案した。エネルギー最適キャッシュ構成を決定するための静的プロファイリングのための必要性を除去するために著者らの提案した方式は,適切な数キャッシュ方法の活性化における動的であるように設計されている。実験結果は筆者らの提案した動的方式は最良の性能を従来の静的キャッシュ構成と比較して単一及び二重コアシステムにLLCのエネルギー消費を34%と40%,それぞれ,ことを示した。CPU,L2キャッシュおよびDRAMを含むシステム全体のエネルギー消費は4コアシステムに9.2%減少した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *キャッシュメモリ ,  DRAM ,  フィルタリング ,  *エネルギー消費 ,  電力
準シソーラス用語： プロファイリング ,  低エネルギー , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (6件)： フィルタリング ,  動的論理 ,  エネルギー消費 ,  連想 ,  キャッシュ ,  アーキテクチャ