文献

J-GLOBAL ID：201702240913256159   整理番号：17A1358455

セルフタイムリングに基づくオンザフライとサブゲート遅延分解能TDC:概念の証明【Powered by NICT】

On-the-fly and sub-gate-delay resolution TDC based on self-timed ring: A proof of concept

著者 (5件)： El-Hadbi Assia (Univ. Grenoble-Alpes, CNRS, Lab. TIMA, F-38031, France) ,  Cherkaoui Abdelkarim (Univ. Grenoble-Alpes, CNRS, Lab. TIMA, F-38031, France) ,  Elissati Oussama (Institut National des Postes et Te ́le ́communications, Lab. STRS, Rabat, Morocco) ,  Simatic Jean (Univ. Grenoble-Alpes, CNRS, Lab. TIMA, F-38031, France) ,  Fesquet Laurent (Univ. Grenoble-Alpes, CNRS, Lab. TIMA, F-38031, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NEWCAS  ページ： 305-308  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： セルフタイムリング発振器(STR)に基づく新しい全ディジタル高分解能時間-ディジタル変換器(TDC)を紹介した。本提案のTDCはSTRのユニークな特徴のおかげで段階の数を単に増加することによって微細な所望の時間分解能を達成できる。さらに,提案した技術は,高速非周期信号の飛行時間測定を可能にする。TDCは,提案した方法の概念の証明を提供する28nm FDSOI技術を用いて行った。シミュレーション結果は,測定精度の点でこのTDCの利点を指摘した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： リング発振器 ,  時間分解能 ,  シミュレーション ,  ディジタル方式 ,  高速度 ,  *分解能 ,  測定精度 ,  高分解能
準シソーラス用語： FDSOI ,  飛行時間 ,  時間ディジタル変換器 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： サブ ,  ゲート遅延 ,  分解能 ,  TDC ,  概念 ,  証明