文献

J-GLOBAL ID：201702241404063132   整理番号：17A1720674

雑音効率的な36nV/√Hzインバータを用いた電圧0.2V供給入力段を用いたチョッパ増幅器【Powered by NICT】

A Noise-Efficient 36 nV/ $¥surd $ Hz Chopper Amplifier Using an Inverter-Based 0.2-V Supply Input Stage

著者 (2件)： Yaul Frank M. (Department of Electrical Engineering and Computer Science, Massachusetts Institute of Technology, Cambridge, MA, USA) ,  Chandrakasan Anantha P. (Department of Electrical Engineering and Computer Science, Massachusetts Institute of Technology, Cambridge, MA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 11  ページ： 3032-3042  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,それは0.2 V供給インバータ入力段階とそれに続く0.8V供給段階を有するチョッパ増幅器を用いた高雑音効率を達成することをアナログフロントエンド(AFE)を提案した。入力換算雑音を低減するために必要な高い入力段を有する電流はそれは0.2 V供給から導かれた,消費電力を大幅に低減する。0.8V段階は高利得と信号スイングを提供し,直線性を改善した。超低電圧段階のためのバイアスとコモンモード除去技術を提示した。AFEを0.18μm CMOSプロセスで実装し,チョッパ低雑音計装用増幅器,プログラマブル利得増幅器,アンチエイリアシングフィルタを統合した。AFEは,0.79μWを消費し,1.6の競争力効率因子(PEF)と0.5~670Hzから0.94μV_rmsの入力雑音を達成し0.5Hzまで36nV/√Hz入力雑音密度を維持した。0.8/0.2バックコンバータは,雑音を大幅に増やすことなく72%~74%の効率でそれは0.2 V供給を提供し,1.8のPEFを生ずるかも知れない。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *雑音 ,  CMOS ,  消費電力 ,  *チョッパ ,  線形性 ,  利得 ,  *増幅器 ,  *電圧 ,  バイアス
準シソーラス用語： バックコンバータ ,  計装用増幅器 ,  低雑音 ,  コモンモード ,  低電圧 ,  アナログフロントエンド , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (2件)： 雑音 ,  インバータ