文献

J-GLOBAL ID：201702241955508422   整理番号：17A1645900

lector法を用いたリーク許容16ビットダイオードfootedドミノコンパレータ【Powered by NICT】

A leakage-tolerant 16-bit diode footed domino comparator using lector technique

著者 (3件)： Ghimiray Sapna Rani (Dept. of Electronics & Comm. Engg., NERIST, Nirjuli, Arunachal Pradesh) ,  Meher Preetisudha (Dept. of Electronics & Computer Engg., NIT, Yupia, Arunachal Pradesh) ,  Kumar Manish (Dept. of Electronics & Comm. Engg., MMMUT (lien to NERIST), Gorakhpur, Uttar Pradesh)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 716-720  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 連続スケーリングは減少したしきい値電圧により増加しサブ閾値漏れ電流をもたらした。LECTORはCMOS回路における漏れの問題を低減する技術である,n型およびp型漏れ制御トランジスタ(LCT)を含む,自己制御と余分な抵抗,CMOS回路における漏れ電流の問題を低減することを提供する地盤への供給であった。本稿では16ビットLector系ダイオード足付きドミノ(DFD)比較器が導入され,それは漏出の64%効率的な還元を提供し,16ビットDFDコンパレータと比較して性能の点で効率的である。シミュレーションはケイデンスすばらしいツールを用いたgpdk_90nm CMOS技術で行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ダイオード ,  CMOS ,  トランジスタ ,  漏れ電流 ,  *コンパレータ
準シソーラス用語： CMOS集積回路 ,  サブ閾値 ,  閾値電圧 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： リーク ,  許容 ,  ダイオード ,  コンパレータ