文献

J-GLOBAL ID：201702242003632114   整理番号：17A1635453

FPGAへの作用表に適合するP4のマッピング【Powered by NICT】

Mapping of P4 match action tables to FPGA

著者 (2件)： Kekely Michal (Faculty of Information Technology, Brno University of Technology, Brno, Czech republic) ,  Korenek Jan (Faculty of Information Technology, Brno University of Technology, Brno, Czech republic)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-2  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在のネットワークは非常に速く変化している。ネットワーク管理者は,新しいプロトコルやサービスを支持する非常に高速にできることより柔軟で強力なツールが必要である。P4言語は,柔軟なパケット処理のための抽象化の新しいレベルを提供する。,FPGAに記憶P4マッチ/作用表の効率的マッピングのための新しいアーキテクチャを設計した。アーキテクチャはDCFLアルゴリズムに基づいており,処理速度と利用可能なメモリ資源をバランスさせることができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *FPGA ,  ネットワーク ,  言語 ,  高速度 ,  パケット ,  記憶装置 ,  アルゴリズム ,  計算機アーキテクチャ ,  プロトコル
準シソーラス用語： 処理速度 ,  ネットワーク管理者 , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (2件)： FPGA ,  マッピング