文献

J-GLOBAL ID：201702242302683306   整理番号：17A1037211

分数次数PI,PDとPIDレギュレータへの行列束設計法【Powered by NICT】

Matrix pencil design approach towards fractional-order PI, PD and PID regulators

著者 (1件)： Petrzela Jiri (Department of Radio Electronics, FEEC, Brno University of technology, 616 00, Czech Republic)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RADIOELEKTRONIKA  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 分数次数PIコントローラのいくつの導かれたネットワーク構造を導く合成法とその応用は,この短い論文で提案した。未知ノード電圧(MMUNV)のマトリックス法として広く知られている線形化回路の解析のために開発されたアルゴリズムに基づいている;アプローチは逆転した。αが零と1の間の10進段階画分であるPI~α,PD~α調節因子は,規定された電圧伝達関数を用いて系統的に発見された。MMUNVは有意な自由度を持っているので誘導されたネットワークである電子的再構成可能。単一接地一定相要素(CPE)とPI~αD,PID~α,PI~IαD~αだけでなくPI~αD~ αに導くアプローチを簡単に考察した。提案された概念は,いくつかの設計集中アナログ回路を考慮することによって検証し,Orcad Pspice回路シミュレーションで検証し,ステップ信号に対する応答時間と周波数領域である。塩基性と必要なビルディングブロックとしてCPEは,既知の受動はしご形トポロジーを用いた二端子素子として実装した。CPEの有効な近似による人工制御器の周波数限界について言及した能動素子の寄生特性との関連である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 回路シミュレーション ,  有限要素法 ,  周波数 ,  応答時間 ,  伝達関数 ,  周波数領域 ,  自由度 ,  ネットワーク構造 ,  位相幾何学 ,  アナログ回路 ,  アルゴリズム ,  *ネットワーク ,  電圧
準シソーラス用語： ビルディングブロック ,  *分数次 , 【Automatic Indexing@JST】

分類 (1件)： システム設計・解析  (IA02030D)

タイトルに関連する用語 (7件)： 分数次 ,  pI ,  Pd ,  PID ,  レギュレータ ,  行列束 ,  設計法