文献

J-GLOBAL ID：201702242981536477   整理番号：17A1032119

ハードウェア実装を通したIPSIS危険回避操縦アルゴリズムのTRLを高める【Powered by NICT】

Raising TRL of IPSIS hazard avoidance piloting algorithm through hardware implementation

著者 (3件)： Males Joao P. (Computational Intelligence Group of CTS/UNINOVA, Campus FCT-UNL, Caparica, 2829-516, Portugal) ,  Ribeiro Rita A. (Computational Intelligence Group of CTS/UNINOVA, Campus FCT-UNL, Caparica, 2829-516, Portugal) ,  Falcao Antonio J. (Computational Intelligence Group of CTS/UNINOVA, Campus FCT-UNL, Caparica, 2829-516, Portugal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： AERO  ページ： 1-10  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： IPSIS(Intelligent惑星SIte選択)アルゴリズムは宇宙船のための最良の候補安全着陸地点を選ぶために開発された危険回避を持つ革新的な自律的,動的および適応ファジィ多基準アルゴリズムである。本論文では進化するIPSIS構造は過去のESAの資金調達のプロジェクト,その達成技術レディネスレベル(TRL)内で検討した。より高いTRLを達成するために,IPSIS修正版を選択ボードの処理システムと結合した並列処理のためのフィールドプログラマブルゲートアレイ(FPGA)を用いたリアルタイムとハードウエア加速におけるその実装を紹介する。この修正版,いくつかのトリミングと添加したモジュールを用いた,修飾と最適化を議論し,過去と現在のIPSISバージョン間の計算努力が前駆体プロジェクトからの同じデータセットを用いて比較した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 資本調達 ,  惑星 ,  *ハードウェア ,  並列処理 ,  宇宙飛行体 ,  トリミング ,  曖昧さ ,  *アルゴリズム ,  FPGA ,  安全性 ,  最適化 ,  着陸
準シソーラス用語： 多基準 ,  *リスク回避 ,  *ハードウェア実装 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： ハードウェア実装 ,  危険回避 ,  操縦 ,  アルゴリズム