文献

J-GLOBAL ID：201702243039044496   整理番号：17A1569996

FPGAを用いたストリングマッチングのためのスケーラブルな無記憶アーキテクチャ【Powered by NICT】

Scalable memory-less architecture for string matching with FPGAs

著者 (4件)： Sarbishei Ideh (Department of Computer and Software Engineering, Polytechnique Montreal, Canada) ,  Vakili Shervin (Department of Computer and Software Engineering, Polytechnique Montreal, Canada) ,  Langlois J.M. Pierre (Department of Computer and Software Engineering, Polytechnique Montreal, Canada) ,  Savaria Yvon (Department of Computer and Software Engineering, Polytechnique Montreal, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 文字列照合ハードウェアエンジンは一般に三値連想メモリ(TCAM)を利用した。TCAMベース溶液は速いが,それらは高価で電力消費の大きい。分割バケットと呼ばれるストリングマッチングのための高速メモリのないアーキテクチャを提案した。TCAMベースの溶液に匹敵する性能を提供する。さらに,ターゲットストリング集合の大きさとストリングの幅に再構成可能でスケーラブルである。アーキテクチャは,IPアドレスルックアップのための最長プレフィックスマッチ問題を用いて特性化し,”Virtex”7FPGA上に実装した。524K IPv4プレフィックスを持つ実世界ルーティングテーブルでは,分割バケットアーキテクチャは,1秒当たり二103.4Mパケットのスループットを達成し,Xilinx XC7V2000Tチップのルックアップテーブルとフリップフロップの23%と22%を消費した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *計算機アーキテクチャ ,  双安定回路 ,  パケット ,  記憶装置 ,  *FPGA ,  電力消費 ,  スループット ,  バケット ,  ルックアップテーブル
準シソーラス用語： ルーティングテーブル ,  プレフィックス ,  IP【プロトコル】 ,  IPアドレス ,  TCAM ,  *ストリングマッチング , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (3件)： FPGA ,  ストリングマッチング ,  アーキテクチャ